首页 > 新闻中心 > EDA/PCB > EDA设计
关键总结一旦芯片流片，就无法更改设计，这凸显了静态时序分析 （STA） 签核作为防止硅故障的重要性。全面的 STA 签核方法必须包括一整套检查，以识别结构问题并确保正确执行所有时序分析。串扰是一个使时序收敛复杂化的重要问......
英特尔公司首席执行官兼 Cadence Design Systems 前首席执行官陈立武（Lip-Bu Tan） 将因在电子系统设计 （ESD） 方面的杰出贡献而获得 2025 年 Phil Kaufman 奖。SEMI......
楷登电子（美国 Cadence 公司）近日宣布，通过与NVIDIA的紧密合作，公司在硅前设计功耗分析方面取得重大飞跃。借助 Cadence® Palladium® Z3 Enterprise Emulation Plat......
根据报道，中国 EDA 巨头九天华大科技据报道推出了中国首个全流程 EDA 解决方案用于内存芯片，支持闪存和 DRAM 的大规模生产，实现设计-验证-制造的一站式服务。报道还称，该解决方案有望提高内存芯片的流片可靠性和成......
RTL 编码是半导体开发的关键步骤，但许多人认为这并不是最困难的一步。随着您越来越接近实施，并且系统上下文变得比仅通过文本可以理解的要大，事情会变得更加复杂。在这两种情况下，布局、时间、功率和许多其他因素都会发挥作用，但......
近日，开源高性能RISC-V处理器核“香山”在产业落地方面取得了重要进展。据公开信息显示，第三代“香山”（昆明湖）IP核已实现首批量产客户的产品级交付，而集成第二代“香山”（南湖）IP核的国产GPGPU芯片也已正式亮相，......
在AI计算需求重塑半导体市场的背景下。致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司近日宣布，高性能与自适应计算领域的全球领导者 AMD（纳斯达克股票代码：AMD）已在其新一代AI ......
西门子数字化工业软件近日宣布，Veloce Strato CS 与Veloce proFPGA CS 已被 Veloce 的长期合作伙伴 Arm 部署应用，作为Arm® Neoverse™计算子系统 (CSS) 的设计流......
寄生参数提取在集成电路 （IC） 设计中是必不可少的，因为它可以识别可能影响电路性能的意外电阻、电容和电感。这些寄生元件来自电路的布局和互连，会影响信号完整性、功耗和时序。随着 IC 设计缩小到更小的节点，寄生效应变得更......
一年前，Semiconductor Engineering 举办了第一次圆桌会议，以了解小芯片行业的真实状况。在那次活动中，有人表示，没有小芯片在最初不打算的设计中重复使用过。过去一年发生了多大变化？去年回归的有 Mar......
43.2%在阅读
23.2%在互动
