首页 > 新闻中心 > EDA/PCB > EDA设计
摘要瓴盛科技采用新思科技广泛的DesignWare IP核组合来降低风险并加快新一代移动芯片组上市用于USB、MIPI和DDR的高品质DesignWare IP已帮助亿万片上系统实现量产双方的长期合作助力瓴盛科技的SoC......
台积电与三星在7纳米以下先进制程竞争激烈，据外媒报导，传出三星放弃4纳米制程，直接从5纳米杀进3纳米，跟台积电正面对决，至于台积电5纳米今年第2季已量产，而三星5纳米明年初才可能放量生产，可见台积电技术仍领先三星1年。台......
· 此次收购将扩展Xcelerator解决方案组合，为系统级芯片（SoC）创建以数据驱动的产品生命周期管理解决方案· 将信息安全、功能安全性、以及复杂性管理集成在一起，从而在从汽车和工厂自......
亮点：PrimeTime时序signoff和StarRC提取，可显着提高在多场景、分布式处理运行中吞吐量通过云计算资源进行多场景分析与优化节省大量成本合著的白皮书已在台积公司网站开放下载，助力客户运行云上时序signof......
随着科技应用走向智能化、客制化，系统复杂度明显增长，IC设计业者要抢占车用、通讯或物联网等热门市场，以强大运算力实现快速验证与设计已不足够，部署弹性和整合资源将成为开发的关键考虑，云端部署会是重要的一步棋。通讯、车用和物......
而随着芯片制程不断缩小，单一芯片内的晶体管与电路数量也持续倍增，芯片的生产流程也进入了新的时代，云端IC设计就是其中之一趋势......
西门子近日签署协议，收购总部位于英国剑桥的 UltraSoC Technologies Ltd.（“UltraSoC”）。UltraSoC 是一家监测与分析解决方案提供商，为片上系统（SoC）的核心硬件提供智能......
与台积公司的战略合作带来了更高性能和超低功耗，并加快了下一代设计的进程加州山景城2020年6月23日 /美通社/ --摘要：新思科技的工具结合台积公司先进制程技术，共同为N5和N6制程的客户提供认证解决方案基于N5和N6......
在20／22nm引入FinFET以后，先进工艺变得越来越复杂。在接下来的发展中，实现“每两年将晶体管数量增加一倍，性能也提升一倍”变得越来越困难。摩尔定律的发展遇到了瓶颈，先进制程前进的脚步开始放缓。但是由于当今先进电子......
Cadence Design Systems, Inc.宣布与台积电及微软三方合作之成果。该合作的重点是利用云端基础架构来缩短半导体设计签核时程。透过此合作，客户将可藉由微软 Azure上的Cadence CloudBu......
43.2%在阅读
23.2%在互动
