转向纳米晶体管是SRAM的福音

上周在 IEEE 国际固态电路会议 （ISSCC） 上，先进芯片制造领域最大的两个竞争对手 Intel 和 TSMC 详细介绍了使用其最新技术 Intel 18a 和 TSMC N2 构建的关键内存电路 SRAM 的功能.多年来，芯片制造商不断缩小电路规模的能力有所放缓，但缩小 SRAM 尤其困难，因为 SRAM 由大型存储单元阵列和支持电路组成。

两家公司最密集封装的 SRAM 模块使用 0.021 平方微米的存储单元，每平方毫米 38.1 兆比特。该密度相当于 Intel 的 23% 和 TSMC 的 12% 的提升。有点令人惊讶的是，同一天早上，Synopsys 推出了一种 SRAM 设计，该设计使用上一代晶体管实现了相同的密度，但运行速度不到一半。

英特尔和台积电的技术是两家公司首次使用一种称为纳米片的新型晶体管架构。（三星在上一代人之前就过渡到纳米片。在前几代产品中，电流通过鳍状通道区域流过晶体管。该设计意味着，增加晶体管可以驱动的电流（以便电路可以更快地运行或涉及更长的互连）需要向器件添加更多的鳍片。纳米片器件去掉了鳍片，将它们换成一堆硅带。重要的是，这些纳米片的宽度因器件而异，因此可以以更灵活的方式增加电流。

“纳米片似乎使 SRAM 比其他几代产品具有更好的扩展性，”内存咨询公司 Objective Analysis 的首席分析师 Jim Handy 说。

灵活的晶体管制造更小、更好的 SRAM

SRAM 单元在 6 晶体管电路中存储一个位。但是晶体管并不相同，因为它们对它们有不同的要求。在基于 FinFET 的单元中，这可能意味着构建两对器件，每对器件有两个鳍片，其余两个晶体管各有一个鳍片。

纳米片器件“在 SRAM 单元的大小上提供了更大的灵活性，”台积电高级总监兼 IEEE 院士 Tsung-Yung Jonathan Chang 说。他说，带有纳米片的晶体管之间的意外变化较少，这一质量提高了 SRAM 的低电压性能。

两家公司的工程师都利用了纳米片晶体管的灵活性。对于以前称为下拉和通栅晶体管的双鳍器件，纳米片器件在物理上可能比它们所取代的两个独立鳍片更窄。但是由于纳米片堆栈的总硅面积更大，因此它可以驱动更多的电流。对于 Intel 来说，这意味着单元面积减少了 23%。

“通常，位线已经卡在 256 位一段时间了。对于 N2...我们可以将其扩展到 512。它将密度提高了近 10%。—Tsung-Yung Jonathan Chang，台积电

英特尔详细介绍了内存电路的两个版本，高密度和高电流版本，后者更多地利用了纳米片的柔韧性。在 FinFET 设计中，通栅和下拉晶体管具有相同的鳍片数量，但纳米片允许英特尔使下拉晶体管比通栅器件更宽，从而降低了最低工作电压。

除了纳米片晶体管，Intel 18a 也是第一个包含背面供电网络的技术。直到 18a，通常很厚的输电互连和更精细的信号传输互连都构建在硅之上。背面电源将电源互连移动到硅下方，在那里它们可以更大、电阻更小，通过穿过硅的垂直连接为电路供电。该方案还为信号互连释放了空间。

对于 FinFET 器件，SRAM 的传输栅极 （PG） 和下拉 （PD） 晶体管需要比其他晶体管驱动更多的电流，因此它们由两个鳍片制成。使用纳米片晶体管，SRAM 可以具有更灵活的设计。在 Intel 的大电流设计中，PG 器件比其他器件更宽，但 PD 晶体管甚至比这更宽，以驱动更大的电流。英特尔

然而，英特尔技术主管兼经理 Xiaofei Wang 告诉 ISSCC 的工程师，背面电源对缩小 SRAM 位单元本身没有帮助。他说，事实上，在电池内使用背面电源可以将其面积扩大 10%。因此，英特尔的团队将其限制在外围电路和位元阵列的周边。在前者中，它有助于缩小电路，因为工程师能够在 SRAM 单元下方构建一个关键电容器。

台积电尚未转向反向电源。但它能够仅从纳米片晶体管中提取有用的电路级改进。由于晶体管的灵活性，TSMC 工程师能够延长位线的长度，即单元写入和读取的连接。较长的位线连接更多的 SRAM 单元，意味着存储器需要更少的外围电路，从而缩小了整体面积。

“通常，位线会卡在 256 位一段时间，”Chang 说。“对于 N2......我们可以将其扩展到 512。它将密度提高了近 10%。

新思科技挤压 SRAM 电路

Synopsys 销售电子设计自动化工具和电路设计，工程师可以购买这些工具并将其集成到他们的系统中，其密度与台积电和英特尔大致相同，但使用的是当今最先进的 FinFET 技术 3 纳米。该公司的密度增益主要来自控制 SRAM 阵列本身的外围电路，特别是所谓的接口双轨架构与扩展范围电平转换器相结合。

Synopsys 产品管理高级总监 Rahul Thukral 解释说，为了节省功耗，尤其是在移动处理器中，设计人员已经开始以不同的电压驱动 SRAM 阵列和外围电路。称为双轨，这意味着外设可以在需要时以低电压运行，而 SRAM 位单元以较高电压运行，因此它们丢失位的可能性较小。

但这意味着 SRAM 单元中代表 1 和 0 的电压与外围的电压不匹配。因此，设计人员采用了称为电平转换器的电路来进行补偿。

新的 Synopsys SRAM 通过将电平转换器电路放置在与外设的接口处而不是单元阵列的深处，并使电路更小，从而提高了存储器的密度。该公司所谓的“扩展范围电平转换器”将更多功能集成到电路中，同时使用具有更少鳍片的 FinFET，从而使 SRAM 整体更加紧凑。

但根据 Thukral 的说法，密度并不是对其有利的唯一点。“它允许两个电源轨相距非常远，”他说，指的是位单元电压和外围电压。位单元的电压可以在 540 毫伏到 1.4 伏之间运行，而外围的电压可以低至 380 mV。他说，这种电压差使 SRAM 能够很好地工作，同时最大限度地降低功耗。“当你把它降到非常非常低的电压时......它大大降低了功率，而这正是当今 AI 世界所喜欢的，“他说。

当被问及类似的电路设计是否有助于在未来的纳米片技术中缩小 SRAM 时，Thukral 说：“答案是 100% 是的。

尽管 Synopsys 设法在密度上与 TSMC 和 Intel 相媲美，但其产品的运行速度要慢得多。Synopsys SRAM 的最大频率为 2.3 GHz，而台积电 SRAM 的最快版本为 4.2 GHz，英特尔的 SRAM 为 5.6 GHz。

“令人印象深刻的是，Synopsys 可以在 3 nm 上达到相同的密度，而且从长远来看，它的频率将与该节点的大众市场硅相关，”More Than Moore 首席分析师 Ian Cutress 说。“它还展示了工艺节点很少是静态的，像 SRAM 这样新的、密集的设计仍在出现。”