新闻中心

EEPW首页 > EDA/PCB > 新品快递 > ARM发布基于TSMC 90纳米工艺的DDR1和DDR2存储器接口IP

ARM发布基于TSMC 90纳米工艺的DDR1和DDR2存储器接口IP

——
作者:时间:2006-12-26来源:收藏
发布首款可即量产的基于 

Velocity DDR获得 质量认证 

公司发布了其Artisan® 物理系列中的® VelocityTM (1/2),支持通用。ARM Velocity /2存储器接口是第一个通过TSMC IP质量安全测试的、可即量产的IP。
TSMC设计服务市场代理总监Kuo Wu表示:“我们一贯致力于同我们的IP合作伙伴共同努力,将高质量的IP以最短的时间整合到我们客户的领先的设计中。在我们对IP认证的严格要求下,ARM Velocity DDR1/2存储器接口在我们的90纳米取得了卓越的首次投片成功。”
ARM 90纳米Velocity DDR1/2存储器接口解决方案包括多组可编程ODT( on-die termination)和输出驱动阻抗控制(output driver impedance control),所有的端头在使用ARM先进的动态校准器电路的情况下能够获得很高的阻抗精度。这些特性提高了整体信号的完整性,并且加快高速系统设计的开发周期。90纳米Velocity DDR1/2存储器接口提供最适宜的解决方案,为需要用到SDRAM的众多应用(例如主流台式电脑、网络设施和服务器)提供可调整的功耗和性能。这些可用于DDR1和的双倍数据速度解决方案可以最高达800Mbps的数据速度运行,并实现了SDRAM组建和存储器控制器之间的所有接口。
ARM物理IP部门总经理Brent Dichter表示:“ARM一贯承诺为客户提供高质量的、已获验证的IP产品,确保他们的SoC设计获得成功。Velocity DDR1/2存储器接口解决方案通过TSMC IP质量认证体现了ARM物理IP的高质量,同时为我们共同的客户提供了一个可信任的SoC解决方案。”


评论


相关推荐

技术专区

关闭