TSMC率先推出CoWoSTM测试芯片产品设计定案

　　TSMC日前宣布，领先业界推出整合JEDEC 固态技术协会(JEDEC Solid State Technology Association)Wide I/O行动动态随机存取内存接口(Wide I/O Mobile DRAM Interface)的CoWoSTM测试芯片产品设计定案，此项里程碑印证产业迈向系统整合的发展趋势，达到更高带宽与更高效能的优势并且实现卓越的节能效益。

　　TSMC的新世代CoWoSTM测试芯片成功地整合Wide I/O接口将逻辑系统单芯片与动态随机存取内存结合于单一模块，在芯片成品制造完成之前，TSMC的CoWoSTM技术透过将芯片堆栈于晶圆之上(Chip on Wafer)的封装技术提供客户前端晶圆制造服务，藉由搭配Wide I/O行动动态随机存取内存接口，这颗整合芯片可提供优化的系统效能，更小的产品外观尺寸，并且明显改善芯片之间的传输带宽。

　　此次成功的关键在于TSMC与设计生态环境伙伴之间紧密的合作关系，提供客户适当的产品功能并且协助产品迅速上市，在这些伙伴之中，SK Hynix公司提供Wide I/O动态随机存取内存、Cadence 公司支持Wide I/O行动动态随机存取内存硅智财、Cadence公司与明导国际(Mentor Graphics)公司则提供电子设计自动化工具。

　　TSMC研究发展副总经理侯永清博士表示：「硅芯片的验证对于开发极先进且完整的CoWoSTM设计解决方案而言是重要的关键， 这次能够成功地展示JEDEC制定的 Wide I/O行动动态随机存取内存接口技术突显了TSMC与设计生态环境伙伴之间的合作有显著地进展，发挥CoWoSTM技术在效能、节能与产品外观尺寸方面所具备的优势。」

　　SK Hynix公司资深副总裁暨研发部门主管Sungjoo Hong表示：「与TSMC合作能够满足客户对于系统整合的需求，我们希望能够早一步做出与JEDEC标准兼容的整合型产品。」

　　Cadence公司SOC实现部门资深副总裁Martin Lund表示：「TSMC与Cadence公司已共同合作针对应用于TSMCCoWoSTM技术的Wide I/O进行业界首套设计硅智财的验证，当我们的设计硅智财连结到符合JEDEC JESD229标准的Wide I/O时，能够在非常低功耗的状态下提升动态随机存取内存传输带宽至每秒超过100Gbit，Cadence公司设计硅智财的测试及特性撷取能力与TSMC的CoWoSTM技术藉由Wide I/O得以协助TSMC客户迈向成功的道路。」

　　明导国际副总裁暨Design-to-Silicon事业部总经理Joseph Sawicki表示：「明导国际与TSMC持续合作以确保双方共同客户能够使用不断精进且通过硅晶验证的三维集成电路设计技术，明导国际与TSMC已经开发一套仅对现有参考流程做出最小改变的设计流程，替共同客户创造最大的价值。」

　　CoWoSTM系一种整合生产技术，先将半导体芯片透过Chip on Wafer (CoW)的封装工艺连接至硅晶圆，再把此CoW芯片与基板链接，整合而成CoW-on-Substrate，TSMCCoWoSTM生产技术已进入试产阶段。