14纳米：“六仙”过海 各显神通

　　摩尔定律即将敲响终止的音符，业界对于半导体业的前景也产生了各种看法，其中从大的方面，包括从工艺来看，在14nm之后如何往下走，包括10nm、7nm甚至5nm以及450mm硅片的进程等。显然时至今日尚没有非常清楚的路线图，但是硅基半导体之后采用什么材料仍值得人们期待。

　　英特尔：继续执行“Tick-Tock”发展策略

　　英特尔预计2014年导入14nm制程量产，2015年导入10nm制程，并计划于2017年达到7nm。

　　据英特尔已经公布的工艺路线图显示，在2013年时将实现14nm，之后能否继续遵循每两年尺寸缩小70%的工艺规则，至少到目前为止业界认为仍是难以确定。至此业界各家仅是表示工艺尺寸有可能缩小至7nm甚至5nm。

　　显然英特尔的说法不一样，仍显示出其头号芯片制造商的决心与信心。英特尔副总经理兼元件研究处长麦克(Mike Mayberry)在刚刚落幕的比利时微电子研究机构IMEC2013科技论坛演讲中确认，英特尔已确定10nm可于2015年量产。根据它的最新工艺技术路线图，英特尔重申继续执行“Tick-Tock”发展策略，也就是每两年对半导体技术制程进行大规模的升级。英特尔预计2014年导入14nm制程量产，2015年导入10nm制程，并计划于2017年可达7nm的最先进水平。不过，Mike Mayberry还表示，英特尔也在研发10nm以下时可替代硅的新型半导体材料，如三五族化合物半导体等，希望能将半导体的性能发挥至极致。

　　众所周知，目前英特尔在移动智能终端芯片的软肋在于功耗，它坚持采用复杂的X86架构，基本上是延续电脑发展的思考模式，仅专注于产品的效能增减来试图降低功耗，而ARM的思路是采用大小核，根据不同的用途来选择。

　　英特尔执行副总裁兼架构事业部总经理浦大卫(DadiPerlmutter)近期在中国台湾举行的Computex贸易展会上接受采访时表示，英特尔与ARM在芯片耗电量和性能方面的竞争将结束，因为英特尔即将推出的基于Silvermont架构的移动芯片，在耗电量和性能方面都超过ARM速度最快的内核Cortex-A15。

　　浦大卫表示，Silvermont芯片将通过改进电路和电源管理功能提高每瓦性能，Silvermont芯片将采用22nm工艺制造，采用效率更高的FinFET 3D晶体管结构。

　　新一代凌动“Silvermont”采用了全新的制造工艺和设计，提高了性能，降低了功耗。使用Silvermont微架构的智能手机用平台的开发代码为“Merrifield”，平板电脑用平台的开发代码为“Bay Trail”。Merrifield将从2014年第一季度开始供货，支持Android操作系统。平板电脑平台“Bay Trail-T”将于2013年秋季推出，支持Android和Windows 8操作系统。据称，Silvermont的图形处理性能提升到原来的3倍，还可以向高分辨率显示器输出影像，而且续航时间更长。Bay Trail除了可应用在平板电脑之外，还可应用在包括低价位二合一终端、笔记本电脑、显示器、一体型个人电脑等。

　　英特尔在2012年的研发费用相比于排名第二的高通多出7倍，它在2013年的投资将超过台积电。英特尔在2013年会将22nm的FinFET工艺生产用于移动设备中的凌动(Atom)芯片，2014年时还将扩展到14nm工艺中去。

　　IBM：FD-SOI是22nm强势候选技术

　　尽管SOI技术有优势，但继续往14nm及以下节点走时可能会遇到困难。

　　IBM公司半导体研发中心的副总裁Gary Patton最近表示FD-SOI是22nm制程节点的强势候选技术。

　　目前有很多高性能应用中可能会需要使用FD-SOI技术。SOI是指在IC制造过程中采用硅+绝缘层+硅的硅片，这种结构方式的优势是可以减小器件的寄生电容，并改善器件的性能。

　　在部分耗尽型SOI结构中，SOI中顶层硅层的厚度为50nm~90nm，因此沟道下方的硅层中仅有部分被耗尽层占据，由此可导致电荷在耗尽层以下的电中性区域中累积，造成所谓的浮体效应。而FD-SOI可将位于顶层的硅层厚度减薄至5nm~20nm，这样器件在工作时栅极下面沟道位置下方的耗尽层便可充满整个硅薄膜层，如此便可消除在PD-SOI(部分耗尽层)中常见的浮体效应。

　　尽管SOI技术有优势，可以继续沿用现有的平面制造工艺，但是由于SOI硅片的成本至少高出10倍左右，再加上至20nm工艺时顶层硅的厚度已降至6.3nm，厚度精度控制在±0.5nm之间，因此继续往14nm及以下节点走时可能会遇到困难。目前参与SOI俱乐部的制造商有IBM、意法半导体、Soitec、格罗方德，设计服务公司有上海的芯原及另一家不知名的日本公司等，而真正用于量产的产品仅是意法半导体采用28nm工艺制程的SoC。

　　SOI工艺令人头疼的另一个问题是此种技术是否能适合在移动设备市场中使用，业界对于SOI晶体管的所谓“历史效应”和尺寸可微缩空间保持怀疑的态度，因此多年来SOI技术一直只在部分高端台式机处理器和其他高性能应用中才有应用，SOI中热的不良导体BOX层(埋入式氧化物层)导致的散热劣势应该也是其原因之一。

　　台积电：2014年推出16nm FinFET工艺

　　台积电的着眼点不仅在于工艺制程的缩小，同样也聚焦在CoWoS即所谓3D IC制造上。

　　台积电首席技术官兼研发副总裁孙元成在2013年4月已经透露其官方的CMOS工艺路线图，从2013年先进的20nm平面SoC开始，至2014年台积电将采用16nm节点的FinFET工艺制程，使用低供电电压，从0.8V降至 0.6V，从而使超低功耗处理器如ARMv8尽可能降低功耗至750毫瓦。接下来，台积电计划在2015年至2016年间，通过直写电子束或者极紫外光、EUV光刻技术将其FinFET的工艺提升至10nm节点，以提高35%的性能。

　　尽管台积电预计它的16nm FinFET与20nm制程仅差距一个世代，于2015年时推出，而它的10nm制程于2017年导入量产，但是与英特尔不断领先的工艺制程技术相比，可能仍有两年的差距。但是台积电在张忠谋的领导下，它的投资力度很大，而且业绩节节上升，所以台积电的龙头地位恐暂时无人能够撼动。

　　显然台积电的着眼点不仅在于工艺制程的缩小，同样也聚焦在CoWoS即所谓3D IC制造上，利用TSV等3D IC技术，将异质架构的多个芯片封装在一体。

　　目前，Xilinx(赛灵思)是台积电公布的第一代3D技术的唯一客户。第一代3D技术也称作2.5 D硅中介(interposer)技术，用于整合多个FPGA和其他芯片。

　　三星：完成14nm FinFET测试芯片流片

　　三星的14nm FinFET工艺设计套件已经提供给客户，相关产品设计也可开始提供，但三星并未披露会何时投入量产。

　　三星是全球DRAM与NAND闪存都居第一位的存储器制造大厂，实力非凡。近年来由于移动市场的兴起，存储器的需求已不如从前。三星要争先的意识非常强烈，它迅速积极地转型到逻辑工艺，并在美国奥斯汀累计投资达60亿美元兴建12英寸晶圆厂。由于三星电子的产业链很完整，自身生产终端电子产品包括智能手机、平板电脑、电视、冰箱等，所以它的逻辑芯片除了部分自用之外，还可将富裕的产能做代工服务，并首先争取到苹果的A系列处理器订单。

　　2013年第一季度三星在28nm~32nm制程的12英寸晶圆月产能平均为22.5万片，约占全球代工的50%，远高于台积电的11万片。排名第三的格罗方德为6.5万片。

　　在2012全球代工厂商排名中三星以43.3亿美元的业绩挤下UMC(联电)成为第三， 相比2011年增长一倍。不仅如此，它与格罗方德的销售额差距仅为两亿美元，所以三星非常有可能在2013年代工排名中成为老二。

　　作为14nm FinFET工艺开发的一部分，三星联合ARM、Cadence、Mentor、Synopsys等生态伙伴，已完成了多种测试芯片的流片工作，包括完整的ARM Cortex-A7处理器、可在接近阈值电压下工作的SRAM芯片、模拟IP阵列等。

　　14nm Cortex-A7处理器的成功流片是三星14nm工艺的最关键性突破，也是Fabless的新希望。Cortex A7、A15是天生一对，在ARM big.LITTLE策略中分别负责低功耗、高性能，而此番在FinFET工艺上部署成功，也验证了ARM新平台的未来可行性。下一步就应该是尝试流片Cortex-A15了。

　　三星表示，对比目前的32nm/28nm HKMG工艺，14nm FinFET工艺会进一步大大改善SoC芯片的漏电率和动态功耗。

　　三星的14nm FinFET工艺设计套件已经提供给客户，相关产品设计也可开始提供，但三星并未披露会何时投入量产。

　　格罗方德：14nm和10nm都将导入FinFET

　　格罗方德的10nm与14nm XM都是所谓的混合制程，10nm就是运用14nm的设备与设计工具，制造线宽约为10nm的芯片。

　　格罗方德的目标很高，技术长苏比(SubiKengeri)认为移动装置电子产品内的芯片对于晶圆先进制程的需求将会高度增长，依2011年到2016年的预测，40nm以下先进制程的晶圆年复合成长率达37%，到2016年时产值在全球晶圆代工的比重将高达60%。

　　为了抢攻这一波移动商机，格罗方德在2012年已经开始准备14nm XM制程，计划于2014年量产，并宣布它的10nm制程将在2015年量产，两种制程都将导入FinFET的3D工艺。

　　格罗方德的10nm与14nm XM都是所谓的混合制程，例如14nm就是采用20nm的设备与设计工具做出线宽14nm的芯片，10nm就是运用14nm的设备与设计工具，制造线宽约为10nm的芯片。

　　相较于台积电暂先不做14nm制程，而是推出16nm FinFET，苏比认为公司之所以开发14nm制程，是因为英特尔不断进军移动市场，使得台积电公司的客户感受到巨大的压力。

　　格罗方德预计20nm制程在2013年下半年推出，与台积电几乎同步，公司的12英寸厂包括德国德勒斯登的晶圆一厂(Fab1)与纽约八厂(Fab8)，各有4万片与6万片的月产能，其中Fab8将导入28nm以下最先进制程。

　　格罗方德技术长苏比近期赴中国台湾，宣称两年内将拿下全球晶圆代工技术的龙头地位，继14nmXM制程于2014年量产之后，在2015年将开始10nm制程量产，这样的进度相比台积电可能领先两年，也几乎与英特尔同步。

　　联电：14nm FinFET工艺推出时间可能生变

　　对于联电来说最大的问题是速度，其14nm FinFET工艺的推出时间可能生变。

　　让业界产生惊奇的是，近期联电也宣布与IBM合作，开发14nm甚至10nm工艺制程，反映在代工领域中几乎没有人掉队。它的FinFET工艺的授权同样来自IBM公司，因此具体做法与格罗方德应该是相似的，都是在20nm后端工艺上采用14nm的FinFET晶体管结构。唯一让业界生疑的是它的FinFET工艺是采用体硅材料，还是UT SOI片。

　　对于联电来说最大的问题是速度，格罗方德将在2014年启用14nm XM工艺(如果不出意外的话)，而联电之前曾公布过一个计划即将在2014年下半年实现14nm的FinFET工艺。但是考虑到联电在2014年时才会上马28nm HKMG工艺，中间隔了一个20nm工艺，因此它的14nm FinFET工艺的推出时间可能生变。

　　14nm工艺是个壁垒，也是一个“坎”，能够跨越的厂商已不会超过10家，其中有技术问题，可能更多的是经济问题。因为14nm工艺研发与制造的费用太大，而市场缺乏足够的需求来填补。但是在半导体业界中，目前各家代工商尽其所能互相争艳，市场竞争最终只剩下胜利者。

　　14nm是个“坎”

　　尺寸缩小是推动产业进步的“灵舟妙药”，每两年尺寸缩小70%的魔咒至此没有延缓的迹象，2011年是22nm工艺，到2013年工艺应该到14nm。众所周知，尺寸缩小仅是一种手段，如果缺乏尺寸缩小而带来的红利，业界不会盲目跟进。依目前的态势，业界已然有所争议，有人认为由28nm向22nm过渡时成本可能反而上升，这或是产业过渡过程中的正常现象。

　　全球半导体业中还能继续跟踪14nm工艺节点者可能尚余不到10家，包括英特尔、三星，台积电、格罗方得、联电、东芝、海力士、美光等。显然在半导体业中领军尺寸缩小的企业是NAND闪存及CPU制造商及一批FPGA厂商。而如台积电等代工制造商，由于从市场需求出发，通常工艺制程会落后一代。由此也并非表示代工模式一定会落后于IDM，因为市场经济是需要权衡技术能力与成本的。近期也出现如FPGA的Altera跳过台积电而直接寻求与英特尔合作开发14nm FPGA，反映市场的错踪复杂。

　　众所周知，尺寸缩小仅是一种手段，如何继续往下走，似乎业界把希望押宝在FinFET 3D工艺与EUV光刻上。从长远来看，集成电路产业的发展总是在性能、成本和功耗三者之间做平衡，由市场做出最后的选择。应在保持性能的前提下，尽可能地降低成本，同时在保持性能与成本的前提下应该尽可能地降低功耗。

　　市场调研机构Gartner的分析师Dean Freeman日前表示，目前半导体业界所面临的情况与上世纪80年代的情形非常相似，当时业界为了摆脱面临的发展瓶颈，开始逐步采用CMOS技术来制造内存和逻辑芯片，从而开创了半导体业界的新纪元。而目前采用FinFET的3D工艺会否产生同样的光环，业界值得期待。

　　14nm纳米是个壁垒或者“坎”。尽管英特尔至今并没有疑虑，仍坚挺采用193nm浸液式光刻加上两次图形曝光等辅助技术，将于2013年底时会推出14nm的测试芯片，并于2014年开始量产。然而在业界似乎已产生分歧，如台积电从20nm之后的下一个工艺节点设定为16nm。

　　对于22nm/16nm级别的工艺制程，业界认为有多种晶体管结构可供选择，包括III-V族沟道技术、体硅技术、FinFET立体晶体管技术、FD-SOI全耗尽型平面晶体管技术以及多栅立体晶体管技术等。但是依目前的分析来看，自14nm(包括14nm)之后，采用FinFET 3D结构工艺或将成为主流技术。

　　在现阶段尚有两种技术在互相争艳：一种是如英特尔表示会在22nm制程中开始采用FinFET结构的三栅晶体管技术。另一种是如IBM、意法半导体等公司表示考虑在22nm制程节点时采用FD-SOI或者FD-UT SOI全耗尽技术。IBM公司曾经在前两年展示了一种基于超薄的FD-UT SOI工艺。此种工艺技术的优点是仍然基于传统的平面型晶体管结构，不过这种工艺的SOI的硅层厚度非常薄，在5nm~6nm之间，这样便于形成全耗尽(FD)结构，能够显著减小短沟道效应(SCE)的影响。

　　尽管英特尔与IBM双方采用的工艺技术路线不尽相同，然而市场经济是公平的，双方都会各展所长，根据市场需求做出权衡。