台积电考虑在美国规划CoWoS封装厂：实现芯片“一条龙”本地化

近日在台积电赴美召开董事会的行程期间，台积电董事长兼总裁魏哲家在美国亚利桑那州举行内部会议，作出了多项决议，加速先进制程赴美。

其中在先进制程部分，台积电计划在亚利桑那菲尼克斯建设的第三晶圆厂Fab 21 p将于今年年中动工，该晶圆厂将包含2nm和A16节点制程工艺，可能提早在2027年初试产、2028年量产，比原计划提前至少一年到一年半。从台积电供应链获悉，未来将供应3nm产能的第二晶圆厂已完成主体厂房建设，正进行内部无尘室和机电整合工程，预计2026年一季度末开始工艺设备安装，有望2026年底试产，2027下半年量产，进度快于此前公布的2028年投产。

对于半导体产业来说，制程只是其中一环，更为关键的还有先进封装部分。台积电考虑在美国规划CoWoS封装厂，以第一方的形式在美国供应AI GPU迫切需求的先进封装产能，实现从芯片制造到成品封装的在美“一条龙”本地化。值得注意的是，台积电合作伙伴安靠（Amkor）已宣布建设和TSMC Arizona配套的先进封测产能；此外，台积电竞争对手三星电子在《CHIPS》法案正式补贴协议中去掉了有关先进封装的内容。

台积电选择在美国建设CoWoS封装厂，不仅有利于自身业务的拓展，也有利于美国本土企业的需求。而更为重要的是，这种本地化的封装生产模式，将有助于提高美国半导体产业的自主性和竞争力。

什么是CoWoS封装技术

CoWoS技术的发展可以追溯到大约15年前，具体来说，是从台积电开始考虑如何克服摩尔定律即将面临的物理限制时开始的。起初，由于成本较高，CoWoS技术并未得到广泛采用，只有赛灵思少量订购；随后经过一年的努力，推出改良版的先进封装技术，这也成为台积电日后可以打败三星、英特尔的关键因素，随着高性能计算（HPC）和人工智能（AI）领域的需求增长，CoWoS技术因其高集成度和优异性能而受到越来越多的关注。 

CoWoS封装技术是一种先进的芯片级封装技术，能够实现芯片之间的互联互通，提高芯片的性能和可靠性。通过利用硅通孔（TSV）和微凸块，与传统的二维封装方法相比，CoWoS可缩短互连长度、降低功耗并增强信号完整性。

CoWos的全称是Chip on Wafer on Substrate，通过在一个中介层（Interposer）上集成多个芯片（处理器和存储器）：就是先将芯片通过Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把CoW芯片与基板连接整合成CoWoS，达到减小封装体积小的效果。

以前的系统面临内存限制，而当代数据中心则采用高带宽内存（HBM）来提高内存容量和带宽，CoWoS技术可在同一集成电路平台上实现逻辑SoC和HBM的异质集成。这种集成对于AI应用尤为重要，因为在AI应用中，大规模计算能力和快速数据访问是最重要的。CoWoS将处理元件和内存元件就近配置，最大限度地减少了延迟，提高了吞吐量，从而为内存密集型任务带来前所未有的性能提升。

CoWoS封装流程可大致划分为三个阶段：

· 将裸片（Die）与中介层借由微凸块（uBump）进行连接，并通过底部填充（Underfill）保护芯片与中介层的连接处；

· 将裸片与载板（Carrier）相连接，封装基板（载板）是一类用于承载芯片的线路板，也是核心的半导体封测材料，具有高密度、高精度、高性能、小型化及轻薄化的特点，可为芯片提供支撑、散热和保护的作用，同时也可为芯片与PCB母板之间提供电气连接及物理支撑。在裸片与载板相连接后，利用化学抛光技术（CMP）将中介层进行薄化，此步骤目的在于移除中介层凹陷部分；

· 切割晶圆形成芯片，并将芯片连接至封装基板；最后加上保护封装的环形框和盖板，使用热介面金属（TIM）填补与盖板接合时所产生的空隙。

简单来说就是我们可以把CoWos理解成一种拉近晶片与晶片之间距离进而促进运算效率的技术 —— 如果把晶片（处理器和存储器）想象成是一排排大楼，那CoWos就是可以把每栋大楼都盖的很近，甚至还有天桥和地下通道连接。这也就可以加速晶片之间的互联效率，而没有CoWos之前，每栋大楼独立存在，互联效率非常低。

最新版本CoWoS-L

目前使用的CoWoS技术可细分为S、R、L三类条线，分别为硅中介层（Si Interposer）、重布线层（RDL）与局部硅互联技术（LSI）。

CoWoS-S

这种晶圆级系统集成平台可提供多种插层尺寸、HBM立方体数量和封装尺寸，可以实现大于2倍封装尺寸（或约1700平方毫米）的中介层，并集成先进SoC芯片和四个以上HBM2/HBM2E存储器。

图1：CoWoS-S封装

该技术使用单片硅内插件和TSV，以促进芯片和基板之间高速电信号的直接传输，不过，单片硅内插层存在良率问题。在2021年推出的CoWoS-S5里更新了对良品率模式的监测，没有发现电阻损失或漂移。

此外，在高频率下工作时，TSV会造成信号损耗和失真，原因是其尺寸较大（深度约为100um），所用材料也较多（埋在有损耗的硅基板内）。为了尽量减少这种影响，CoWoS-S5也重新优化了TSV，对比上上一代产品的射频测量特性，第五代插入损耗（S21）更低，从而改善了信号完整性。

CoWoS-S5还将硅中介层扩大到3倍光罩面积，拥有8个HBM2E堆栈的空间，容量高达128GB。随着AI芯片需求的激增，硅中间层面积的扩大却带来了新挑战：12英寸晶圆切割出的中间层数量有所减少，这预示着台积电在CoWoS产能方面将长期面临供不应求的窘境。同时，在CoWoS技术中，GPU周边密集布置了多个HBM，HBM数量的剧增与标准提升也使得其成为CoWoS中的关键瓶颈之一。

CoWoS-R

这项技术用有机中介层取代了CoWoS-S的硅插层，聚合物和铜引线构成的RDL互连器最小间距为4um（线宽/间距为2um），具有良好的信号和电源完整性性能，路由线的RC值较低，可实现较高的传输数据速率。与CoWoS-S相比，CoWoS-R具有更高的可靠性和成品率，RDL层和C4/UF层因SoC与相应基板之间的热膨胀系数（CTE）不匹配而提供了良好的缓冲效果，C4凸块的应变能量密度大大降低。

图2：CoWoS-R封装

随着算力加速卡需求持续攀升，使用CoWoS封装技术的需求有望持续扩大。为应对产能挑战，台积电正着手研发CoWoS的另一版本 —— CoWoS-L。此版本有望构建出包含多达8个掩模版的系统级封装（SiP）产品，预示着未来三年内，即便将CoWoS产能增长四倍，仍可能难以满足市场对高性能封装技术的旺盛需求。

CoWoS-L

这种封装使用LSI和RDL内插件，共同构成重组内插件（RI）。该方案采用中介层与LSI进行芯片间的互连，同时利用RDL层实现电源和信号传输，其特点包括能在高速传输中提供低损耗的高频信号，以及能够在SoC芯片下面集成额外的元件。

图3：CoWoS-L封装

除了RDL内插件外，还保留了CoWoS-S的诱人特点，即TSV。这也缓解了CoWoS-S中由于使用大型硅内插件而产生的良品率问题，在某些实施方案中，它还可以使用绝缘体通孔（TIV）代替TSV，以最大限度地降低插入损耗。除此之外，CoWoS-L技术还使用了深沟电容器（DTC），可提供高电容密度，从而提高系统的电气性能。这些电容器可充当电荷库，满足运行高速计算应用时的瞬时电流需求。

与系统级芯片等老式封装技术相比，CoWoS技术可在封装中支持更多晶体管。所有需要大量并行计算、处理大矢量数据和需要高内存带宽的应用都最适合使用这种技术。

CoWoS是一种2.5D/3D集成技术，与其前代产品相比，制造复杂度较高。制造复杂性直接导致采用这种封装技术的芯片成本增加。这被认为是近来高性能计算和人工智能芯片成本增加的一个重要原因，而CoWoS的测试成本也增加了总成本。

巨头需求激增

目前，尽管AI芯片尚未普遍采用最前沿的制造技术，但其性能的持续增强却与先进的封装技术密不可分。依据Yole最新发布的《2024年先进封装状况》报告，预计未来几年内，先进封装市场将保持强劲增长势头。从2023年至2029年，该市场的年复合增长率将达到11%，市场规模有望增长至695亿美元。同时，DIGITIMES Research也指出，随着云端AI加速器需求的不断攀升，预计到2025年，全球对CoWoS及类似封装产能的需求将大幅上升113%。

依托CoWoS技术，台积电已稳坐全球封装领先地位。随着先进封装业务在台积电整体营收中占比的持续攀升，其毛利率也呈现出稳健的增长态势。市场分析师预测，今年台积电在先进封装领域的收入有望冲破70亿美元大关，甚至挑战80亿美元的高位。目前，先进封装业务已占据台积电总营收的7%至9%的份额，展望未来五年，该部门的增长速度有望超越台积电的整体平均水平。

受供需关系影响，预计明年3nm工艺的价格将略有上调，而CoWoS技术的价格涨幅则可能达到10%至20%之间。为了应对CoWoS封装技术产能紧张这一挑战，台积电在最近的欧洲技术研讨会上宣布，计划以超过60%的复合年增长率持续扩大CoWoS产能，预计到2026年底，CoWoS产能将比2023年增长四倍以上。

就目前市场来说，英伟达在2025年预计仍将是全球CoWoS先进封装的最大需求者，预计总需求量将是台积电全部产能的63%；而博通的需求将紧追英伟达之后，成为CoWoS先进封装需求的第二大客户，但所需的产能占比却远远落后于英伟达，仅有13%；AMD和Marvell则是并列第三大客户，所需的产能占比均为8%；其他客户还包括亚马逊AWS+Alchip占比3%、英特尔占比2%、赛灵思占比1%，其他厂商占比3%。

据TrendForce集邦咨询最新报告披露，英伟达已将其Blackwell Ultra图形处理单元（GPU）重命名为B300系列，计划专注于向北美大型云服务提供商（CSP）供应采用CoWoS-L技术的GPU产品 —— 如B300或GB300等，这一战略调整将显著推动CoWoS-L封装技术市场的繁荣。预计至2025年，英伟达对CoWoS-L技术的需求将激增至38万片晶圆，相较于2024年的2万片，增长率高达惊人的1018%。

台积电在美国建设新厂、采用先进封装技术以及供应链调整等举措，无疑将进一步加速全球半导体产业的布局。同时，这也将为全球半导体产业的竞争格局带来新的挑战和机遇。