传三星PK台积电 修正晶元代工战略

　　三星量产10nm级DRAM芯片

　　根据日经技术在线对三星的报道，我们看到2016年开始，三星DRAM采用10nm级工艺的工作一直在推动中，并且展示出了新产品和新工艺。

　　2016年4月5日，韩国三星电子宣布，开始量产采用10nm级工艺制造的首款DRAM芯片。新产品为DDR4型8Mbit产品。

　　此次发布的DDR4型DRAM芯片采用10nm级(1x)工艺制造。三星面向此次的芯片，新开发了自主设计的新存储单元结构、四重曝光(QuadruplePatterningTechnology)技术、采用极薄绝缘膜形成技术制作的厚度均匀的存储电容等。由此，无需使用EUV装置，可利用现有的液浸ArF装置量产。三星还预定将此次的技术用于下一代10nm(1y)工艺的开发。

　　新款DRAM芯片支持3200Mbps的速度，较现有20nm级DDR4型芯片的2400Mbps提高了30%，而耗电量削减了10～20%。三星预定在不久的将来开发采用此次的10nm级工艺的移动DRAM。

　　该公司还将采用以此次的8Gbit产品为首的10nm级DDR4型DRAM芯片生产存储器模块(内存条)。将面向笔记本电脑推出4GB的模块，面向企业服务器推出128GB的模块。之前采用20nm级DRAM的DDR4型DRAM内存将在2016年内陆续换成10nm级产品。

　　6月7日，三星电子与美国新思科技(Synopsys)联合举办的会议上公开了该公司代工业务的工艺路线图。此次会议与第53届设计自动化大会(53rdDesignAutomationConference，DAC2016，2016年6月5日～10日举行)同在美国奥斯汀举行。

　　会议的主题是“ReadytoDesignat10nm!SynopsysandSamsungFoundry10nmEnablementforTapeoutSuccess”。来自三星的演讲嘉宾是FoundryMarketingSamsungSSI的高级总监KelvinLow。KelvinLow主要围绕10nm工艺发表了演讲，同时还介绍了10nm之前的14nm以及10nm之后的7nm工艺。

　　从此次公布的路线图来看，三星在10nm方面将首先推出“10LPE”，然后再推出“10LPP”。关于10LPE，2014年该公司公开了PDK(ProcessDesignKit，工艺设计套件)，2015年完善了设计流程及LibraryIP。进入2016年之后，开始进行风险量产。后来，该公司又公开了10LPP的PDK。并打算在2016年内完善10LPP的设计流程及LibraryIP，并于2016年底开始进行10LPP的风险量产。10nm的正式量产将从2017年早些时候开始。另外，据KelvinLow介绍，10LPE的性能提高到了14LPP的1.1倍，芯片面积缩小至68%，10LPP的性能提高至14LPP的1.2倍，芯片面积缩小至68%。

　　KelvinLow还表示，10nm工艺时代将会持续很长时间。之后，将会在短时期内采用液浸ArF7nm工艺生产。“就像平面型22nm是过渡至FinFET14nm的中间工艺那样，二者十分相似”。液浸ArF7nm之后，将会迎来真正的7nm时代。真正的7nm工艺将使用EUV(ExtremeUltraviolet)曝光技术。EUV7nm工艺可将液浸ArF7nm工艺使用的约80枚掩膜减少至60枚左右。另外，关于两种7nm工艺，此次的路线图并未给出明确的时间。

　　2016年全球半导体需求下滑竞争加剧

　　Gartner预测，2016年全球半导体营收将达3，330亿美元，较2015年减少0.6%。这已是连续第二年下滑，2015年主要电子设备需求疲软、库存水准升高加上强势美元持续为部分地区带来冲击，全球半导体营收已出现2.3%跌幅。Gartner研究总监JamesHines表示：“全球半导体市场预期将出现史上第二次营收连续两年下滑的纪录。由于半导体业仍在等待下一波足以带动需求的动能出现，我们预料2016年市场将下滑0.6%。”

　　个人电脑(PC)、Ultramobile与智慧手机产业纷纷下调产量预估值，2016年半导体需求也因此萎缩，且短期内似乎看不到明显动能足以抵销这几个半导体关键市场里需求下滑的颓势。尽管物联网(IoT)与穿戴式电子产品等领域逐渐看到半导体商机，但相关市场仍处于开发初期，规模太小不足以对2015年整体半导体营收成长造成明显影响。相信，随着市场需求下滑，台积电、三星和其他半导体厂商之间的竞争会日趋激烈。