新闻中心

EEPW首页 > EDA/PCB > 新品快递 > 英飞凌展示新型穿隧式场效应晶体管

英飞凌展示新型穿隧式场效应晶体管

作者:时间:2004-12-21来源:电子产品世界收藏

  在2004年12月13~15日于美国旧金山举行的2004年IEEE(电子和电气工程师学会)国际电子器件会议(IEDM)上,英飞凌科技公司的科学家宣读了几份论文,展示了他们取得的杰出成就。英飞凌和德国慕尼黑科技大学共同提出了一种适用于制造低压数字和模拟电路的可伸缩性晶体管概念。现在,人们终于可以将互补穿隧式场效应晶体管(TFET)用于标准硅工艺,制造出具备出色静态和动态性能的芯片。

  慕尼黑科技大学的Doris Schmitt-Landsiede教授评论道:“这是将TEFT研究成果转化为工业应用的一个重要的里程碑。”立足于这一概念,科学家们开发出了一种新的低功率电路族,显示出能耗极低的优点,并证明了TEFT同标准互补金属氧化半导体(CMOS)工艺及电路设计的兼容性。“一直被人们认为是寄生效应的量子机械穿隧效应被用于该电路中,”英飞凌公司的工程师Thomas Nirschl 解释说,他目前正在慕尼黑科技大学担任TEFT项目的主要研究人员。

  正如摩耳定律所规定的一样,在过去近四十年的时间里,微电子技术的进步是以不断优化材料、工艺和流程的成本效益为基础的。一些领先的半导体厂商,如英飞凌,在缩小芯片尺寸方面不遗余力。然而,正如《国际半导体技术蓝图》(ITRS)所指出的一样,将常规CMOS晶体管变小,对于45纳米工艺(将于2010年采用)以及更加微细的工艺来说已变得越来越困难。短通道效应在所有的标准金属氧化物半导体场效应晶体管(MOSFET)中都是常见的,它表明随着栅极的长度减少到接近源极和漏极的耗尽层的宽度时,源扩散和漏扩散会一起降低。通过提高通道区掺杂,可以降低短通道效应,但其代价是电子迁移率降低、速度减慢、发生电子雪崩击穿的危险加大。为了保持对MOSFET短通道的栅控,栅极介质的厚度也必须减小。由于常规二氧化硅可能发生穿隧漏电,因此需要采用新材料。如何将这些高-k电介质融合在一起,向CMOS工艺提出了一个巨大的挑战。在模拟电路中,短通道效应会影响电路可实现的放大率。因此,在最新一期的《国际半导体技术蓝图》中,有一部分专门阐述模拟电路,要求其gm/gDS放大系数大于100。

  解决上述问题的方案之一就是应用量子机械TEFT。和MOSFET相比,由于工作原理不同,TEFT有可能进一步缩小电路的尺寸,并降低电压。由英飞凌公司和慕尼黑科技大学共同提出的TEFT结构,在通道的源极侧有一个隧道结。在不导电的TEFT中,源极和漏极之间有一个p-n结二极管,其结果是极低的漏泄电流。当向栅极正向加偏压,从而形成金属氧化物半导体(MOS)通道时,齐纳隧道电流将具备陡然接通特性。研究人员第一次在不进行任何改变的情况下,使用标准硅工艺制造出了TEFT,它的可伸缩性可以通过130纳米和90纳米两种不同的工艺验证。在慕尼黑科技大学被开发出来的低功率TCMOS(TFET-CMOS)芯片可以直接取代标准CMOS芯片的功能。研究人员还制造出几款演示电路,在芯片上验证TFET和MOSFET在工艺流程和电路性能等方面的兼容性。结果显示,TCMOS最高可将静态能耗降低100倍,具体视输入矢量而定。

  凭借其优异的开关特性,TEFT还非常适于制造集成模拟电路。短通道效应的降低可以改善电路的模拟属性,在VDS = VGS = 0.6V的工作电压下,英飞凌的测试表明,TEFT的电路放大率达到110,因此TEFT可以被用来制造超低压模拟电路。

  TEFT的工作原理还适用于其它MOS栅控电路。借助于其集成化基板和阱接触,TEFT非常适于局部耗散绝缘硅技术(PDSOI)。在标准PDSOI MOSFET中,浮体效应被消除。工艺和芯片模拟表明TEFT可以被缩小到20纳米,而不会产生短通道效应,这使得栅极氧化层厚度可以更高,而无须采用高-k栅极电介质。



关键词: infineon 其他IC 制程

评论


相关推荐

技术专区

关闭