新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 张忠谋公开台积电20nm制程技术部分细节

张忠谋公开台积电20nm制程技术部分细节

作者:时间:2010-04-19来源:CNBeta收藏

  公司宣布他们将于制程之后跳过全代制程,直接开发20nm半代制程技术。在公司日前举办的技术会展上,公司展示了部分 20nm半代制程的一些技术细节,20nm制程将是继制程之后台积电的下一个主要制程平台,另外,20nm之后,台积电还会跳过18nm制程。

本文引用地址:http://www.eepw.com.cn/article/108087.htm

  根据台积电会上展示的信息显示,他们的20nm制程将采用10层金属互联技术,并仍然采用平面型晶体管结构,增强技术方面则会使用HKMG/应变硅和较新的“low-r”技术(即由铜+low-k绝缘介质组成的互连层)。另外,台积电的20nm制程工艺将彻底放弃栅极氧化硅型绝缘层,全面转向HKMG栅极结构。

  工艺方面,台积电20nm制程将继续沿用193nm沉浸式技术,不过会起用双重掩膜技术(double-patterning)和SMO技术(source-mask optimization)以增强现有的193nm沉浸式技术。

  与台积电之前推出的制程技术首先专注于低功耗的风格不同,台积电的20nm制程技术将把高性能作为开发的重点。

  台积电这次透露20nm制程细节的举动令他们相对其它代工业对手如GlobalFoundries,三星,联电等似乎有“领先一步”的优越感。此前三星和联电公司在公开场合甚少或根本没有提及其发展2xnm级别制程工艺技术的计划。而 GlobalFoundries公司此前则表示要到2012年下半年才会开始启用级别的制程工艺,而台积电启动20nm制程的日期则也放在了12年下半年。相比之下,Intel公司则计划于2011年第四季度转向制程技术。

  过去,台积电总是遵循ITRS的发展路线图执行自己的制程研发计划,先开发出“全代”型制程工艺,然后再研发出更高级的“半代”型制程工艺,方便用户进行制程升级。不过这次20nm制程的研发计划似乎与过去他们的风格稍有不同。为了突出自己产品的差异化,他们会首先劝说客户采用半代型制程,比如他们虽然开发出了32nm制程技术,不过却在大力宣传并劝说客户使用自己的制程技术。

  过去,人们曾以为台积电会推出22nm制程,不过据台积电CEO张忠谋介绍:“用户当然也可以选择22nm制程,不过我们决定跳过这种制程。”他并认为20nm制程技术能提供比22nm制程更高的晶体管密度,管子性能以及成本。



关键词: 台积电 光刻 28nm 22nm

评论


相关推荐

技术专区

关闭