首页 > 新闻中心 > EDA/PCB > 制程/工艺
4月26日消息，在近日举办的北美技术论坛上，台积电首次公开了N2 2nm工艺的缺陷率(D0)情况，比此前的7nm、5nm、3nm等历代工艺都好的多。台积电没有给出具体数据，只是比较了几个工艺缺陷率随时间变化的趋势。台积电......
据日本共同通信社和日经新闻报道，日本政府计划在2025年下半年对半导体企业Rapidus出资1,000亿日元，并成为其股东。这一计划的法律基础已经确立，日本参议院于4月25日通过了《信息处理促进法》等修正案，正式为相关支......
作为全球晶圆代工产业的龙头，2024年台积电全年合并营收达900亿美元，同比增长30%；税后净利达365亿美元，同比大幅增长35.9%。毛利率达到56.1%，营业利益率达45.7%，皆创历史新高。2025年首季，台积电的......
4月25日，英特尔官网刊登了新任CEO陈立武(Lip-Bu Tan)向全体员工发送的一封公开信，名为《我们的前进之路》(Our Path Forward)，宣布要打造一个全新的英特尔，组织架构将扁平化，并从本季度开始裁员......
5多年来，在摩尔定律似乎不可避免的推动下，工程师们设法每两年将他们可以封装到同一区域中的晶体管数量增加一倍。但是，当该行业追求逻辑密度时，一个不需要的副作用变得更加突出：热量。在当今的 CPU 和&n......
台积电在其 2025 年北美技术研讨会上透露，该公司有望在今年下半年开始大批量生产 N2（2nm 级）芯片，这是其首个依赖于全环绕栅极 （GAA） 纳米片晶体管的生产技术。这个新节点将支持明年推出的众多产品，包括 AMD......
麻省理工学院的研究人员开发了一种制造材料的新技术，使它们变得柔韧，同时保持强度和一些刚度。根据麻省理工学院新闻的报道，研究团队通过使用结合了微观支柱和编织架构的微观双网络设计来实现了这一点。这种组合首先在类似有机玻璃的聚......
您可能经常认为处理器相对较小，但 TSMC 正在开发其 CoWoS 技术的一个版本，使其合作伙伴能够构建 9.5 个标线大小 （7,885 mm^2） 的多小芯片组件，并将依赖于 120×150 mm 的基板 （18,0......
台积电董事长魏哲家日前于法说会上进一步说明扩产蓝图，目前在美国共计投资1,650亿美元，建置6座晶圆厂、2座先进封装厂，及1座千人研发中心，而台湾正在兴建与计划中的产线，则有11座晶圆厂与4座先进封装厂。半导体供应链表示......
台积电在其 2025 年北美技术研讨会上透露，该公司按计划于 2024 年第四季度开始采用其性能增强型 N3P（第 3 代 3nm 级）工艺技术生产芯片。N3P 是 N3E 的后续产品，面向需要增强性能同时保留 ......
43.2%在阅读
23.2%在互动
