英特尔、台积电与IBM的16/14nm技术有何不同？

　　台积电未透露细节

　　台积电发布了16nm工艺块体FinFET技术。该公司在16nm工艺中首次采用了FinFET，此次发布的是其中的第2代工艺技术。该公司已开始进行16nm工艺技术的试产。

　　台积电的16nm技术采用侧壁工艺形成Fin间距为48nm、栅极间距为90nm的微细图案。栅极长度“估计为25nm左右，可能没有(像英特尔那样)微细化至20nm”。台积电的论文“并未绍特性改善理由等详情，其内容让阅读的人感觉有点失望”。

　　与采用块体FinFET的英特尔和台积电不同，IBM发布了采用SOI FinFET的14nm工艺技术。利用侧壁工艺实现了Fin间距42nm及栅极间距80nm等。这项技术的另一个特点是，混载存储器采用DRAM而不是 SRAM，实现了0.0174μm2的极小单元面积。

　　与成本相比，IBM更重视性能

　　采用SOI基板的话，“基板成本会比块硅基板高出数倍，但从制造工艺来看，可轻松形成Fin，而且性能上也有优势，那就是可以消除Fin正下方的寄生容 量”。IBM认为，提高Fin的高度之后，就会与耗电量发生此消彼长的关系，因此该公司“采用了与英特尔不同的优化方法，比如将Fin的高度设置比较 低”。

　　据平本介绍，IBM的14nm工艺技术组合使用两种栅极工作函数和掺杂工艺，在很大范围内调整了阈值电压，这也是其特点之一。区分使用两种栅极工作函数的方法在技术上“很难实现”。

　　基于上述三家公司发布的内容，平本表示，在16/14nm之后的工艺技术中，现行的“双栅极构造是否会进化为(用栅极电极全方位包围通道的)栅极环绕 (Gate-All-Around)构造尚不明朗。目前还有一个方向是通过增加Fin高度来获得W(实效栅极宽度)，10nm以后工艺的动向值得关注”。