三星成功开发10纳米FinFET SRAM 10纳米逻辑制程量产更近一步

　　在英特尔(Intel)、台积电的SRAM仍停留在14纳米、16纳米制程时，三星电子(Samsung Electronics)已抢先研发出10纳米FinFET制程SRAM，这也意味着距离10纳米逻辑芯片量产更近一步。

　　速度较DRAM快的SRAM，可运用为中央处理器(CPU)缓存存储器。完成研发10纳米SRAM，也意味着三星在同制程系统芯片生产准备作业正顺利进行。照此趋势，2017年初将可正式量产采10纳米制程的移动应用处理器(AP)。10纳米AP将与GB级数据机芯片整合，移动装置速度将更快。

　　据南韩ET NEWS报导，三星将在国际固态半导体研讨会(ISSCC)中发表的10纳米FinFET制程SRAM容量为128Mb，Cell面积为0.040µm2。Cell面积较三星先前发表的14纳米SRAM缩减37.5%。三星在研讨会论文中强调，该产品为以最小面积实现高速驱动的大容量缓存存储器。搭载该SRAM的智能型手机AP晶粒(Die)面积也最小化，且性能获改善。

　　发表10纳米FinFET SRAM，也意味着三星在次世代系统芯片研发进度上，超越了台积电和英特尔。内建CPU核心的系统芯片搭载缓存存储器，需要前导研发作业。报导称，三星和台积电在2014年2月的ISSCC中，各自发表14、16纳米SRAM，然在实际商用化方面，三星速度较快。英特尔以高难度制程会使成本提升为由，将10纳米系统芯片研发进程从2016年推迟到2017年以后。三星则以2016年底商用化10纳米制程为目标努力。

　　此外，三星也领先业界研发出14纳米平面NAND Flash。日系大厂东芝(Toshiba)和美国美光(Micron)只发展到15~16纳米制程，并表示将不会再研发平面NAND Flash。与16纳米相比，14纳米NAND Flash浮动闸极(Floating Gate)约缩减12.5%，晶粒面积缩小，对降低NAND Flash生产成本将带来贡献。

　　研发出14纳米平面NAND Flash，也将大幅提升三星存储器事业部的获利率。目前平面NAND Flash进展到16纳米制程并已量产。过去南韩业界认为15~16纳米已抵达平面NAND Flash的发展上限，未来将迅速转换到垂直堆叠的3D NAND Flash。然三星成功研发出14纳米制程，增加平面NAND Flash的竞争力。

　　三星在ISSCC发表的14纳米NAND Flash为128Gb容量的MLC产品。之后若量产，将以内嵌式存储器(eMMC)、UFS(Universal Flash Storage)介面供应。