Mentor 扩展解决方案以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工艺技术

　　Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 的 7nm FinFET Plus 和最新版本的 5nm FinFET 工艺的认证。此外，Mentor 还继续扩展 Xpedition™ Package Designer 和 Xpedition Substrate Integrator 产品的功能，以支持 TSMC 的高级封装产品。

　　TSMC 设计基础架构营销部高级总监 Suk Lee 说道：“TSMC 与 Mentor 展开密切合作，Mentor 为其 EDA 解决方案提供了更多功能，以便支持我们的全新 5nm 和 7nm FinFET Plus 工艺，从而继续增加其对 TSMC 生态系统的价值。多年以来，Mentor 一直都是我们的战略合作伙伴，Siemens 将继续在 Mentor 的电子设计自动化 (EDA) 技术领域进行战略投资，他们正帮助双方的共同客户取得更大成功，向市场推出新一代令人惊叹的 IC 创新产品。”

　　适用于 TSMC 5nm 和 7nm FinFET Plus 的 Mentor Calibre nmPlatform

　　Mentor 针对 TSMC 的 7nm FinFET Plus 工艺和最新版本的 5nm FinFET 工艺增强了 Calibre nmDRC™ 和 Calibre nmLVS™ 工具。Mentor 将继续为 TSMC 客户提供实现其制造要求所需的功能和性能。Calibre nmDRC 和 Calibre nmLVS 工具为云就绪产品，目前已被众多客户部署在 CPU 量数以千计的服务器解决方案中。

　　Mentor 的 Caliber YieldEnhancer 工具已获得认证，可用于 TSMC 的 5nm 和 7nm FinFET Plus 工艺。Mentor 和 TSMC 开发了独特的填充规则，通过严格控制填充形状的位置来满足制造要求。Calibre YieldEnhancer 工具的功能与 TSMC 的 Calibre Fill Design Kit 相结合，可最大限度提高虚拟金属插入率”。

　　Calibre PERC™ 可靠性平台不仅通过认证可用于 TSMC 5nm 和 7nm FinFET Plus 工艺，还具有 TSMC 开发并新增强的 PERC 约束检查功能，可帮助 TSMC 的客户提高其设计的可靠性。

　　Mentor 增强工具功能，以支持 TSMC 的 InFO_MS 堆叠技术

　　Mentor 进一步增强其工具集来支持 TSMC 的 InFO_MS(带基底存储器的集成扇出型)高级堆叠封装产品。除能够创建和管理复杂的元器件连接，并可作为对接 Xpedition Package Designer 用于版图的关键自动化工具之外，Mentor 的 Xpedition Substrate Integrator 还进行了扩展，可自动实现源网表生成，以便运行 Calibre 3DSTACK 进行连接检查。用于 LVS 的 Calibre 3DSTACK™、Calibre nmDRC、用于接口耦合电容提取的 Calibre xACT 以及用于点对点 (P2P) 检查的 Calibre PERC 工具也都包含在 TSMC 的 InFO_MS 参考流程中。这些增强功能为 TSMC InFO_MS 设计流程提供了全面的实施和验证解决方案。

　　适用于 TSMC 5nm FinFET 和 7nm FinFET Plus 的 Mentor AFS 平台

　　AFS 平台包括 AFS Mega 电路仿真器，已通过认证并可用于 TSMC 的 7nm FinFET Plus 工艺和最新版本的 5nm FinFET 工艺。全球领先的半导体公司的模拟、混合信号和射频 (RF) 设计团队均使用 AFS 平台对采用最新 TSMC 技术的芯片进行验证，并从中大获裨益。

　　Mentor IC 部门执行副总裁 Joe Sawicki 表示：“Mentor 很荣幸能与 TSMC 合作继续提供关键技术，让我们的客户可以更快地将 IC 创新推向市场。“今年，TSMC 和 Mentor 联手提供了众多解决方案，为我们的共同客户提供越来越多的设计途径，让他们能够快速为移动、高性能计算、汽车、人工智能和物联网/可穿戴市场提供 IC 产品。”