mentor 文章
简介版图与电路图比较 (LVS) 验证是片上系统 (SOC) 设计周期中集成电路 (IC) 验证必不可少的组 成部分，但鉴于当今高密度且层次化的版图、不断提高的电路复杂性以及错综复杂的晶圆 代工厂规则，运行 LVS 可能是一项耗时且资源密集的工作。全芯片 LVS 运行不仅会将设计版 图与电路图网表进行比较，而且通常还包含会增加 LVS 运行时间的其他验证，例如电气规则 检查 (ERC) 和短路隔离。根据设计的复杂性，调试这些设计的 LVS 结果可能同样具挑战性且耗时，进而影响总周转时 间 (TAT) 和计
关键字：
LVS SOC IC设计 Mentor
Mentor, a Siemens business 近日宣布与三星Foundry合作开发一款新的参考设计套件，旨在帮助双方共同客户简化在制造过程中对于先进芯片上系统嵌入式存储器的测试、诊断和维修。三星Foundry全新的设计解决方案套件 (SF-DSK) 采用了 Mentor 业界领先的 Tessent™MemoryBIST 软件技术，可帮助客户简化可测试性设计流程并提高产品良率。该套件包含一个用户友好的界面，将三星的 efuse 与 Tessent MemoryBIST 软件的内建自我修复功能连接在一
关键字：
Mentor 三星Foundry 存储器
Mentor， a Siemens business 近日宣布，旗下系列IC设计工具获得了台积电（TSMC）业界领先的 N5 和 N6 制程技术认证。此外，Mentor 与 TSMC 的合作现已扩展到先进封装技术领域， Mentor Calibre™ 平台的 3DSTACK 封装技术将进一步支持 TSMC 的先进封装平台。TSMC 的 N5 和 N6 制程技术能够帮助众多全球领先的 IC 设计公司提高处理器的性能、缩小尺寸并降低功耗，从而更好地应对汽车、物联网、高性能计算、5G 移动/基础设施、
关键字：
Mentor 新思科 IC
简介设计正变得日益复杂，越来越多的设计包含了处理器，甚至经常包含多个处理器。由于处理器是设计的不可分割的一部分，因此我们必须验证在处理器上运行的软件与设计的其他部分之间的交互，这一点非常重要。软件对当今系统的运作至关重要，因而在实验室中调通原型芯片之前，对硬件／软件边界的验证和确认不容出现任何延迟。至少，验证团队必须完成这项任务，并且自行承担风险。相信我们都听说过一些严重错误的场景，例如，团队在实验室中发现，处理器的总线与设计的连接顺序接反了，或者处理器在低功耗模式下再无法加电启动。硬件／软件逐步细化一个
关键字：
Mentor 处理器
西门子旗下业务Mentor 宣布推出一套全新的 Tessent? 软件安全生态系统，即由 Mentor与其行业领先合作伙伴携手提供的涵盖最优汽车 IC 测试解决方案的产品组合，该程序能够帮助 IC 设计团队满足全球汽车行业日益严格的功能安全需求。
关键字：
Mentor Tessent Safety 自动驾驶 IC 测试
王 莹 （《电子产品世界》，北京 100036） 编者按：科技日新月异的数字时代，人工智能/机器学习在半导体业的应用中快速增长。日前，Mentor公司ICEDA部门的掌舵人 Joseph Sawicki先生在“2019 Mentor论坛”北京站期间，谈了人工智能/机器学习在下一个10年带来的机遇，以及EDA设计和验证方法论和工具需要哪些新变革。 1 本土企业正在加快AI和机器学习的创新 Joseph最近拜访了中国的一家初创公司，该公司在2年前（2017年）刚成立，在大约6个月以前（2019年2月
关键字：
201910 AI Mentor
Mentor, a Siemens business 日前宣布，人工智能 (AI) 芯片专业公司 Iluvatar CoreX 已在 Veloce™ Strato 硬件加速仿真平台上进行了标准化，以验证他们的 AI 云培训片上系统 (SoC) 芯片集和专有软件平台。Iluvatar CoreX 创立于 2015 年 12 月，旨在满足迅速发展的 AI 领域对可扩展型高性能芯片解决方案的日益增长的需求，为周边器件和基于云的应用程序实现高级人工智能。“Iluvatar 的解决方案利用超大规模并行计算架构的优势
关键字：
Iluvatar CoreX Mentor Veloce Strato 硬件加速仿真平台 AI芯片
Mentor®, a Siemens business 今日宣布 Chips&Media™ 已成功部署 Mentor Catapult™
HLS 平台，将使用深度神经网络 (DNN) 算法设计和验证其 c.WAVE 计算机视觉 IP 的实时对象检测。Chips&Media
是一家面向片上系统 (SoC) 设计高性能、高质量视频 IP 的领先供应商，其产品广泛应用于汽车、监控和消费电子领域。 Chips&Media
需要通过减少功能验证时间、时序收敛、自定义和最终优
关键字：
Mentor DNN
除了引入 ATE-Connect 技术之外，Mentor 的 Tessent 部门还宣布与 Teradyne 及其他重要客户开展合作，以验证整个解决方案。Teradyne 是面向测试和工业应用的自动化设备的领先供应商。Mentor 的Tessent工具与 ATE-Connect 以及UltraFLEX的 Teradyne PortBridge 相结合，这使得DFT 开发环境能够直接与 Teradyne UltraFLEX 通信，实现 IP 模块的交互调试，因此测试调试效率的显著提升。 “Terady
关键字：
Mentor Teradyne
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 的 7nm FinFET Plus 和最新版本的 5nm FinFET 工艺的认证。此外，Mentor 还继续扩展 Xpedition™ Package Designer 和 Xpedition Substrate Integrator 产品的功能，以支持 TSMC 的高级封装产品。 TSMC 设
关键字：
Mentor FinFET
FPGA技术因为具有其并行执行、运算性能高、功耗低、可重配置以及相比ASIC开发周期短等优点，目前在各个领域中都有广泛的应用。但是随着FPGA器件资源容量的不断提高，逻辑设计的规模也越来越大，传统的逻辑代码设计变得十分复杂，开发周期也愈发漫长。由此，在2018年8月,基于现场可编程门阵列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半导体知识产权(IP)领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布：该公司FPGA技术系列
关键字：
Achronix Mentor
Mentor,a Siemens Business今天宣布，中国汽车制造商安徽江淮汽车股份有限公司 (JAC) 抢占新市场，继续其雄心勃勃的扩展计划，进入全球各地高速增长的地区。过去几年，JAC 通过 Mentor 的 Capital® 软件套件成功地简化了电气系统和线束设计，现在又使用 Capital Publisher 软件来提高服务效率和相关文档的创建速度。 作为
关键字：
Mentor JAC
Mentor, a Siemens business 宣布，该公司 Calibre® nmPlatform 和 Analog FastSPICE (AFS™) Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证。Mentor 同时宣布，已更新了&n
关键字：
Mentor TSMC
Mentor，A Siemens Business今天宣布赞助高级CMOS 技术冬季大师班。高级 CMOS 技术冬季大师班由 IEEE 电路与系统学会(CASS)和 IEEE 固态电路学会(SSCS)共同举办。1月21日至26日，每天邀请一位来自集成电路领域学术界或工业界的顶级专家进行主题演讲。每天长达6小时，针对人工智能信息处理、生物医疗电子、神经回路研究前沿、脑机接口、智能传感等应用领域，带领学员全方位深入理解先进集成电路工艺与设计技巧。
“很高兴Mentor能够赞助大师班。&r
关键字：
Mentor CMOS
mentor介绍
Mentor Graphics® 是电子设计自动化技术的领导产商，它提供完整的软件和硬件设计解决方案，让客户能在短时间内，以最低的成本，在市场上推出功能强大的电子产品。当今电路板与半导体元件变得更加复杂，并随着深亚微米工艺技术在系统单芯片设计深入应用，要把一个具有创意的想法转换成市场上的产品，其中的困难度已大幅增加；为此 Mentor提供了技术创新的产品与完整解决方案，让工程师得以 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473