联华电子今(14)日宣布推出用于显示驱动IC的14奈米嵌入式高压(eHV) FinFET技术平台，并可提供制程设计套件(Process Design Kit, PDK)供客户进行设计导入。此全新制程已于联电12A厂完成验证，可提升电源效率与效能，同时缩小芯片尺寸，助力新一代显示技术的发展。相较于联电目前量产中最先进的22奈米制程eHV解决方案，14奈米eHV FinFET平台可降低40%的功耗与缩小35%的芯片面积，进一步延长电池续航力，并支援更小型、轻薄的驱动模块设计，以提供高阶与摺叠式OLED智能型手
关键字：
联电
14nm eHV FinFET
手机显示
市场近期盛传三星将押注资源发展2纳米，预计最快明年于美国德州厂率先导入2纳米制程，企图弯道超车台积电。 半导体业界透露，三星目前以GAAFET打造之3纳米，约为目前竞争对手4纳米FinFET水平，分析2纳米效能恐怕不如台积电最后也是最强一代之3纳米FinFET。 尤其台积电再针对3纳米发展更多家族成员，包括N3X、N3C、N3A等应用，未来仍会是主流客户之首选。盘点目前智能手机旗舰芯片，皆使用台积电第二代3纳米（N3E），仅有三星Exynos 2500为自家3纳米GAAFET; 各家业者今年预计迭代进入第
关键字：
台积电
3纳米
FinFET
三星
2纳米
美国马萨诸塞州沃尔瑟姆的 Finwave Semiconductor Inc 宣布了一轮新的 $8.2m 短期投资，由 Fine Structure Ventures、Engine Ventures 和 Safar Partners 领投，技术合作伙伴 GlobalFoundries 战略参与。Finwave 认为，新一轮融资表明投资者和行业领导者对其独特的硅基氮化镓技术的市场潜力充满信心，因为它正在从以技术为中心的创新者转变为产品驱动型公司。这家科技公司由麻省理工学院 （MIT） 的研究人员于 2012
关键字：
Finwave
短期投资
GaN
FinFET
在该公司的北美技术研讨会上，台积电业务发展和海外运营办公室高级副总裁兼联合首席运营官 Kevin Zhang 称其为“最后也是最好的 finfet 节点”。台积电的策略是开发 N3 工艺的多种变体，创建一个全面的、可定制的硅资源。“我们的目标是让集成芯片性能成为一个平台，”Zhang 说。 截至目前，可用或计划中 N3 变体是：N3B：基准 3nm 工艺。N3E：成本优化的版本，具有更少的 EUV 层数，并且没有 EUV 双重图形。它的逻辑密度低于 N3，但具有更好的良率。N3P：N3E 的增强版本，在相
关键字：
FINFET
TSMC
3月31日消息，据媒体报道，位于新竹和高雄的两大台积电工厂将是2nm工艺制程的主要生产基地，预计今年下半年正式进入全面量产阶段。在前期试产中，台积电已经做到了高达60%的良率表现，待两大工厂同步投产之后，月产能将攀升至5万片晶圆，最大设计产能更可达8万片。与此同时，市场对2nm芯片的需求持续高涨，最新报告显示，仅2025年第三、四季度，台积电2纳米工艺即可创造301亿美元的营收，这一数字凸显先进制程在AI、高性能计算等领域的强劲需求。作为台积电的核心客户，苹果将是台积电2nm工艺制程的首批尝鲜者，预计iP
关键字：
台积电
2nm
量产
苹果首发
晶圆
GAAFET架构
3nm FinFET
在上周的VLSI研讨会上，英特尔详细介绍了制造工艺，该工艺将成为其高性能数据中心客户代工服务的基础。在相同的功耗下，英特尔 3 工艺比之前的工艺英特尔 4 性能提升了 18%。在该公司的路线图上，英特尔 3 是最后一款使用鳍片场效应晶体管 （FinFET） 结构的产品，该公司于 2011 年率先采用这种结构。但它也包括英特尔首次使用一项技术，该技术在FinFET不再是尖端技术之后很长一段时间内对其计划至关重要。更重要的是，该技术对于该公司成为代工厂并为其他公司制造高性能芯片的计划至关重要。它被称为偶极子功
关键字：
英特尔
FinFET
代工计划
这款测试芯片是业界首款采用12纳米FinFet（FF）技术为音频IP提供完整解决方案的产品。该芯片完美结合了高性能、低功耗和优化的占板面积，为电池供电应用提供卓越的音质与功能。这款专用测试芯片通过加快产品上市进程、提供同类最佳性能、及确保稳健的产品设计，坚定客户对Dolphin Design产品的信心，再度证实了Dolphin Design在混合信号IP领域的行业领先地位。2024年2月22日，法国格勒诺布尔——高性能模拟、混合信号、处理知识产权（IP）以及ASIC设计的行业领先供应商Dolphin De
关键字：
Dolphin Design
12纳米
12nm
FinFet
成功流片
3D 芯片堆叠对于补充晶体管的发展路线图至关重要。
关键字：
FinFET
摘要：● 全新参考流程针对台积公司 N4PRF 工艺打造，提供开放、高效的射频设计解决方案。● 业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。● 集成的设计流程提升了开发者的生产率，提高了仿真精度，并加快产品的上市时间。近日宣布，携手是德科技（Keysight）、Ansys共同推出面向台积公司业界领先N4PRF工艺（4纳米射频FinFET工艺）的全新参考流程。该参考流程基于新思科技的定制设计系列产品，为追求更高预测精度
关键字：
新思科技
是德科技
Ansys
台积公司
4 纳米
射频
FinFET
射频芯片设计
● 新参考流程采用台积电 N4PRF 制程，提供了开放、高效的射频设计解决方案● 强大的电磁仿真工具可提升 WiFi-7 系统的性能和功率效率● 综合流程可提高设计效率，实现更准确的仿真，从而更快将产品推向市场是德科技、新思科技和Ansys携手为台积电的先进4nm射频FinFET制程打造全新参考流程，助力RFIC半导体设计加速发展是德科技、新思科技公司和 Ansys 公司近日宣布携手推出面向台积电 N4PRF 制程的新参考流程。N4P
关键字：
是德科技
新思科技
Ansys
台积电
4nm射频
FinFET
近日，比利时微电子研究中心(IMEC)发表1纳米以下制程蓝图，分享对应晶体管架构研究和开发计划。外媒报导，IMEC制程蓝图显示，FinFET晶体管将于3纳米到达尽头，然后过渡到Gate All Around(GAA)技术，预计2024年进入量产，之后还有FSFET和CFET等技术。△Source：IMEC随着时间发展，转移到更小的制程节点会越来越贵，原有的单芯片设计方案让位给小芯片(Chiplet)设计。IMEC的制程发展愿景，包括芯片分解至更小，将缓存和存储器分成不同的晶体管单元，然后以3D排列堆叠至其
关键字：
IMEC
1nm
制程
FinFET
● 恩智浦和台积电联合开发采用台积电16纳米FinFET技术的嵌入式MRAM IP● 借助MRAM，汽车厂商可以更高效地推出新功能，加速OTA升级，消除量产瓶颈● 恩智浦计划于2025年初推出采用该技术的新一代S32区域处理器和通用汽车MCU首批样品 荷兰埃因霍温——2023年5月22日——恩智浦半导体（NXP Semiconductors N.V.，纳斯达克股票代码：NXPI）近日宣布与台积电合作交付行业首创的采用16纳米
关键字：
恩智浦
台积电
FinFET
嵌入式MRAM
意法半导体(ST)和GlobalFoundries (GF)刚刚签署了一份谅解备忘录，将在意法半导体位于法国Crolles的现有晶圆厂旁边新建一座联合运营的300毫米半导体晶圆厂。新工厂将支持多种半导体技术和工艺节点，包括FD-SOI。ST和GF预计，该晶圆厂将于2024年开始生产芯片，到2026年将达到满负荷生产，每年生产多达62万片300毫米晶圆。法国东南部的Crolles，距离意大利边境不远，长期以来一直是FD-SOI发展的温床。从许多方面来看，FD-SOI是一种技术含量较低的方法，可以实现FinF
关键字：
FD-SOI
GAAFET
FinFET
英特尔近期于美国檀香山举行的年度VLSI国际研讨会，公布Intel 4制程的技术细节。相较于Intel 7，Intel 4于相同功耗提升20％以上的效能，高效能组件库（library cell）的密度则是2倍，同时达成两项关键目标：它满足开发中产品的需求，包括PC客户端的Meteor Lake，并推进先进技术和制程模块。 英特尔公布Intel 4制程的技术细节。对于英特尔的4年之路，Intel 4是如何达成这些效能数据？ Intel 4于鳍片间距、接点间距以及低层金属间距等关键尺寸（Critic
关键字：
Intel 4
制程技术
FinFET
Meteor Lake
虽然栅极间距(GP)和鳍片间距(FP)的微缩持续为FinFET平台带来更高的性能和更低的功耗，但在5nm及更先进节点上，兼顾寄生电容电阻的控制和实现更高的晶体管性能变得更具挑战。泛林集团在与比利时微电子研究中心 (imec) 的合作中，使用了SEMulator3D®虚拟制造技术来探索端到端的解决方案，运用电路模拟更好地了解工艺变化的影响。我们首次开发了一种将SEMulator3D与BSIM紧凑型模型相耦合的方法，以评估工艺变化对电路性能的影响。这项研究的目的是优化先进节点FinFET设计的源漏尺寸和侧墙厚
关键字：
泛林
5nm
FinFET
观察2021年主导半导体产业的新技术趋势，可以从新的半导体技术来着眼。基本上半导体技术可以分为三大类，第一类是独立电子、计算机和通讯技术，基础技术是CMOS FinFET。在今天，最先进的是5奈米生产制程，其中有些是FinFET 架构的变体。这是大规模导入极紫外光刻技术，逐步取代多重图形光刻方法。 图一 : 半导体的创新必须能转化为成本可承受的产品。我们知道，目前三星、台积电和英特尔等主要厂商与IBM 合作，正在开发下一代3/2奈米，在那里我们会看到一种新的突破，因为他们最有可能转向奈米片全环绕
关键字：
CMOS FinFET
ST
中芯国际联席CEO赵海军透露了公司的先进工艺的情况，表示FinFET工艺已经达产，每月1.5万片，客户不断进来。在最近的财报电话会上，中芯国际联席CEO赵海军透露了公司的先进工艺的情况，表示“我们的FinFET工艺已经达产，每月1.5万片，客户多样化，不同的产品平台都导入了。(这部分)产能处于紧俏状态，客户不断进来。”根据之前的报道，中芯国际的FinFET工艺有多种类型，其中第一代FinFET工艺是14nm及改进型的12nm，目前1.5万片产能的主要就是14/12nm工艺，第二代则是n+1、n+2工艺，已
关键字：
中芯国际
FinFET
要点： 用于GF 12LP+解决方案的DesignWare IP核产品组合包括USB4、PCIe 5.0、Die-to-Die HBI和112G USR/XSR、112G Ethernet、DDR5、LPDDR5、MIPI、OTP NVM等 两家公司之间的长期合作已成功实现了DesignWare IP核从180纳米到12纳米的开发，可应用于广泛领域新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今日宣布与GLOBALFOUNDRIES®（GF®）开展合作，开发用于G
关键字：
新思科技
12LP+FinFET
DesignWare IP
半导体代工厂格罗方德（GLOBALFOUNDRIES）宣布，旗下最先进的FinFET解决方案「12LP+」已通过技术验证，目前准备投入生产。 格罗方德的差异化「12LP+」解决方案主要针对AI训练以及推论应用进行优化。本解决方案建立于验证过的平台上，具有强大的制造生态系统，可为芯片设计师带来高效能的开发体验，及快速的上市时间。 为达到性能、功耗和面积的组合，12LP+导入了若干新功能，包含更新后的标准组件库、用于2.5D封装的中介板，与一个低功耗的0.5V Vmin SRAM记忆单元，以支持AI处理器与内
关键字：
格罗方德
12LP+
FinFET
AI
由于世界前两大的半导体厂都相继宣布投入GAA的怀抱，因此更让人笃定，也许3纳米将会是GAA的时代了，因为至3纳米制程，FinFET晶体管就可能面临瓶颈，必须被迫进入下个世代。
关键字：
微缩
台积电
3纳米
FinFET
在燧原科技（燧原）发布云燧T10之际，燧原与格芯（GLOBALFOUNDRIES）近日共同宣布推出针对数据中心培训的高性能深度学习加速卡解决方案，其核心“邃思”（DTU）基于格芯12LP®FinFET平台及2.5D 封装技术，为云端人工智能训练平台提供高算力、高能效比的数据处理。燧原的“邃思”（DTU）利用格芯12LP FinFET平台拥有141亿个晶体管，采用先进的2.5D封装技术，支持PCIe 4.0接口和燧原 Smart Link高速互联。支持CNN/RNN等各种网络模型和丰富的数据类型
关键字：
FinFET
2.5D
台积公司5奈米 FinFET 强化版（N5P）制程技术上开发的DesignWare PHY IP核包括USB、DisplayPort、DDR、LPDDR、HBM、PCI Express、Ethernet、MIPI和HDMI台积公司N5P工艺上开发的DesignWare基础IP核包括高速、面积优化和低功耗的嵌入式存储器、逻辑库和一次性可编程非易失性存储器。STAR Memory System™采用针对5nm FinFET晶体管缺陷的新算法，可有效测试、修复和诊断嵌入式存储器新思科技（Synopsys, In
关键字：
新思
台积合
FinFET 强化版N5P
晶圆代工大厂格芯（GLOBALFOUNDRIES）宣布，与IC设计厂SiFive正在合作研发将高频宽存储器（HBM2E）运用于格芯最近宣布的12LP+FinFET解决方案，以扩展高性能DRAM。12LP+FinFET解决方案将提供2.5D封装设计服务，可加速人工智能（AI）应用上市时间。
关键字：
格芯
人工智慧应用
12LP+ FinFET
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 的 7nm FinFET Plus 和最新版本的 5nm FinFET 工艺的认证。此外，Mentor 还继续扩展 Xpedition™ Package Designer 和 Xpedition Substrate Integrator 产品的功能，以支持 TSMC 的高级封装产品。 TSMC 设
关键字：
Mentor
FinFET
格芯是全球领先的全方位服务半导体代工厂，为世界上最富有灵感的科技公司提供独一无二的设计、开发和制造服务。2018年9月25日， 格芯在其年度全球技术大会(GTC)上，继在300mm平台上面向下一代移动应用推出8SW RF SOI客户端芯片后，格芯宣布计划在其14/12nm FinFET产品中引入全套新技术，这是公司加强差异化投资的全新侧重点之一，功能丰富的半导体平台为下一代计算应用提供具有竞争力的性能和可扩展性。新工艺技术旨在为快速增长市场(如超大规模数据中心和自动驾驶汽车)应用提供更好的可扩展性和性
关键字：
格芯
FinFET
自从28纳米制程节点向下转进以来，就剩下四大晶圆代工厂商持续巩固先进制程：台积电、三星电子(SamsungElectronics)、GlobalFoundries(GF)以及英特尔(Intel)。但在这四大厂商转进16/14纳米先进制程过程中，又以GF历经最多波折，但最终，GF寻求向三星取得14纳米制程授权，更成功将该节点制程落实在自家晶圆厂。随后包括超微(AMD)旗下RyzenCPU与PolarisGPU系列产品的成功，均可说是GF旗下晶圆厂14纳米制程终于达到良率开出顺利，并且改善制程足以提供更明
关键字：
GF
FinFET
现在主要的代工厂都在生产FinFET晶体管，这些FinFET以创纪录的速度实现了从设计到现货产品的转变。FinFET的发展普及一直都比较稳定，因为与平面器件相
关键字：
FinFET
动态功耗
finfet介绍
FinFET称为鳍式场效晶体管(FinField-effecttransistor；FinFET)是一种新的互补式金氧半导体(CMOS)晶体管，闸长已可小于25奈米，未来预期可以进一步缩小至9奈米，约是人类头发宽度的1万分之1。由于此一半导体技术上的突破，未来芯片设计人员可望能够将超级计算机设计成只有指甲般大小。 FinFET源自于目前传统标准的晶体管—场效晶体管 (Field-ef [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473