Tensilica实现对Synopsys和Cadence支持

TensilicaÒ宣布增加了自动可配置处理器内核的设计方法学以面对90纳米工艺下普通集成电路设计的挑战。这些增加支持Cadence和Synosys工具的最新能力，包括自动生成物理设计流程脚本，自动输入用户定义的功耗结构以及支持串绕分析。
Tensilica利用Synopsys的Power Compiler™的低功耗优化能力，同时在Xtensa LX内核和所有设计者自定义的扩展功能中自动的插入精细度时钟门控，从而降低动态功耗。新自动生成的Xtensa布线脚本可以自动的将设计者自定义的功耗结构输入到布线工具中去，同时也可以自动的将电气参数从特定工具的工艺文件输入到更好的寄生效应模型中减小寄生效应对决定所有深亚微米技术的信号延迟的互连线的影响。
串绕的避免和时钟歪斜/插入是90纳米工艺下关键的设计要求。Tensilica的新脚本能够自动的支持Cadence用来做串绕分析的CeltIC工具。在Synopsys的Astro和Cadence的SoC Encounter中的布图布线工具中，Tensilica的新脚本通过使用“有用歪斜模式（useful skew modes）”来实现最大时钟速率。