首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章

当人工智能遇到EDA,Cadence Cerebrus以机器学习提升EDA设计效能

  • 随着算力的不断提升,人工智能的应用逐渐渗透到各个行业。作为人工智能芯片最关键的开发工具EDA,是否也会得到人工智能应用的助力从而更好地提升服务效率呢?答案自然是肯定的。随着半导体芯片设计的复杂度不断提升,以及芯片包含功能的日渐广泛,EDA的设计过程越来越需要借助人工智能来尽可能避免一些常见的设计误区,并借助大数据的优势来实现局部电路设计的最优化。在可以预见的未来,随着人工智能技术的不断引入,借助大数据和机器学习的优势,EDA软件将可以提供更高效更强大的设计辅助功能。 近日,楷登电子(Cadenc
  • 关键字: 人工智能  EDA  Cadence  Cerebrus  

大幅缩减设计进程 Cadence新设备为硬件仿真验证提速

  • 当前随着国内IC设计产业越来越受关注,短时间内涌现出海量的IC设计初创企业,对这些初创或者正在快速成长的IC设计企业来说,如何尽可能缩短设计进程,加速设计上市时间是一个不可回避的关键点。作为当下几乎已经占据IC设计近60%工作量的仿真与验证环节,如果能够借助先进的工具大幅缩短这个过程所需的时间,那么将为诸多IC设计企业的产品成功增添重要的砝码。 为了更好地提升IC设计客户的仿真与验证效率,三大EDA公司不断更新各自的仿真验证工具,希望尽可能将该环节的时间大幅压缩,其中Cadence选择推出下一代
  • 关键字: Cadence  Palladium Z2  Protium X2  仿真验证  

Cadence推出新一代电路仿真器FastSPICE 效能高达3倍

  • Cadence 宣布全新的Cadence Spectre FX 仿真器(Simulator),此新一代的FastSPICE电路仿真器能够有效验证内存和大规模系统单芯片(SoC)设计。Spectre FX 仿真器中具创新和可扩展性的FastSPICE架构,可为客户提供高达3倍的效能。当今复杂的内存和SoC设计需要高精度和快速模拟效能,以确保按预期运作并满足芯片规格。 此外,在芯片验证过程中,布局后寄生效应变得越来越重要,尤其是对于先进制程设计而言,要考虑布局对芯片功能的影响。 FastSPICE求解器可在S
  • 关键字: Cadence  电路仿真器  FastSPICE  

静电枪电路模型的建立及验证

  • ESD一直是电气和电子元件产品的主要关注点和突出威胁。在系统级ESD测试过程中,通常用静电枪来模拟ESD放电场景,放电电流波形必须符合IEC 61000-4-2标准。但标准给的误差范围较大,较大的误差会影响仿真结果的准确性。本文在Cadence下建立了静电枪电路模型,包括接触放电模型和HBM模型,具有较高的精确性。模型产生的电流波形与实际测试电流波形吻合性较好,验证了模型的准确性。该电路模型为静电放电仿真提供了一个新的激励源。
  • 关键字: 202008  ​静电放电  Cadence  电路模型  静电枪  

云端部署引领IC设计迈向全自动化

  • 随着科技应用走向智能化、客制化,系统复杂度明显增长,IC设计业者要抢占车用、通讯或物联网等热门市场,以强大运算力实现快速验证与设计已不足够,部署弹性和整合资源将成为开发的关键考虑,云端部署会是重要的一步棋。通讯、车用和物联网是未来IC应用的主要场域,尤其随着持续开发人工智能应用,以及扩大部署5G、Wi-Fi 6等新一代网络技术,这些颇具潜力的应用展现了强劲成长。根据市调机构IC Insights上(6)月公布的研究显示,消费性及通讯IC类仍居IC市场最高市占率,至2024年预计将达35.5%,在近20年来
  • 关键字: Cadence  台积电  EDA  IC设计  

先进制程推升算力需求 云端EDA带来灵活弹性

  • 而随着芯片制程不断缩小,单一芯片内的晶体管与电路数量也持续倍增,芯片的生产流程也进入了新的时代,云端IC设计就是其中之一趋势
  • 关键字: 先进制程  云端  EDA  Cadence  Mentor  

Cadence台积电微软以云计算缩减IC设计验证时间

  • Cadence Design Systems, Inc.宣布与台积电及微软三方合作之成果。该合作的重点是利用云端基础架构来缩短半导体设计签核时程。透过此合作,客户将可藉由微软 Azure上的Cadence CloudBurst平台,采用台积电技术的Cadence Tempus时序签核解决方案及Quantus提取解决方案,获得加速完成时序签核的途径。台积电设计建构管理处资深处长Suk Lee表示:「半导体研发人员正以先进的制程技术来实现与满足超过其功率及效能上的要求。但在日益复杂的先进制程签核要求下,使得实
  • 关键字: Cadence  台积电  微软  IC设计  

Cadence与联电合作开发28纳米HPC+工艺中模拟/混合信号流程的认证

  • 联华电子今(6日)宣布Cadence®模拟/混合信号(AMS)芯片设计流程已获得联华电子28纳米HPC+工艺的认证。 透过此认证,Cadence和联电的共同客户可以于28纳米HPC+工艺上利用全新的AMS解决方案,去设计汽车、工业物联网(IoT)和人工智能(AI)芯片。 此完整的AMS流程是基于联电晶圆设计套件(FDK)所设计的,其中包括具有高度自动化电路设计、布局、签核及验证流程的一个实际示范电路,让客户可在28纳米的HPC+工艺上实现更无缝的芯片设计。Cadence AMS流程结合了经客制化确认的类比
  • 关键字: Cadence  联电  28纳米HPC  工艺中模拟/混合信号  流程认证  

Cadence推出Clarity 3D场求解器,为系统级分析和设计提供前所未有的性能及容量

  • 内容提要: • Clarity 3D Solver场求解器是Cadence系统分析战略的首款产品,电磁仿真性能比传统产品提高10倍,并拥有近乎无限的处理能力,同时确保仿真精度达到黄金标准 • 全新的突破性的架构针对云计算和分布式计算的服务器进行优化,使得仿真任务支持调用数以百计的CPU进行求解 • 真正的3D建模技术,避免传统上为了提高仿真效率而人为对结构进行剪切带来的仿真精度降低的风险 • 轻松读取所有标准芯片和IC封装平台的设计数据,并与Cadence设计平台实现专属集成
  • 关键字: Cadence  Cadence® Clarity™ 3D Solver场求解器  

Arm、Cadence、Xilinx联合推出基于TSMC 7纳米工艺的首款Arm Neoverse系统开发平台,面向下一代云到边缘基础设施

  •   中国上海,2019年3月13日—Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布,联合推出基于全新ArmÒ Neoverse™ N1的系统开发平台,该平台将面向下一代云到边缘基础设施,并已在TSMC(TWSE: 2330, NYSE: TSM) 7纳米FinFET工艺上得到全面硅验证。Neoverse N1 系统开发平台(SDP)同时也是业内第一个7纳米基础设施开发平台,可利
  • 关键字: Arm  Cadence  Xilinx  

Cadence宣布流片GDDR6芯片:基于三星7LPP,不仅用于显卡

  •   根据外媒报道,Cadence宣布已成功在三星的7LPP制造工艺中流片其GDDR6 IP芯片。    Cadence的GDDR6 IP解决方案包括该公司的Denali内存控制器,物理接口和验证IP。控制器和PHY的额定值可处理每个引脚高达16 Gbps的数据传输速率,并具有低误码率(BER)功能,可降低内存总线上的重试次数,从而缩短延迟,从而确保更大的内存带宽。IP封装以Cadence的参考设计提供,允许SoC开发人员快速复制IP设计人员用于其测试芯片的实现。  传统上,GDDR内存主要用于显卡,但
  • 关键字: Cadence  GDDR6  

MIPI促使移动应用设计、验证与测试更高效

  • 移动多媒体领域的开发人员正努力应对行业飞速发展所带来的巨大机遇与挑战。日前,由MIPI联盟重要成员Cadence和泰克(Tektronix)联合举办的MIPI(Mobile
  • 关键字: MIPI  Cadence  Tektronix  

4周小白成为大神,速成Cadence Allegro 让你走向职场巅峰!

  •   一、PCB工程师目前现状  近年来,随着工业4.0战略的实施,智能硬件的加速崛起,PCB工程师更是成为了未来最有前途的职业之一。特别是电子工业的不断壮大,使得产品研发周期不断缩短、信号速率不断提高、单板密度越来越大、门电路工作电压越来越低、SI-PI-EMI问题趋于复杂,这样就要求PCB设计工程师必须提高专业素养,也使得PCB设计的工作日益成为电子设计中独立而又不可缺失的一环。  二、作为一名Allegro工程师  面对电子设备这些高性能、高速、高密、轻薄的趋势,高速信号的PCB设计,越来越成为电子硬
  • 关键字: Cadence  

EDA的低功耗游戏

  • 随着芯片设计转移到90nm和65nm,芯片制造商面临着新的挑战包括温度、稳定性及电源可靠性或电源效率的差异性等方面的挑战。业界试图通过几种途径努力来
  • 关键字: EDA技术  芯片设计  Cadence  

Cadence Sigrity 2018最新版集成3D设计与分析,大幅缩短PCB设计周期

  •   楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布发布Cadence® Sigrity™ 2018版本,该版本包含最新的3D解决方案,帮助PCB设计团队缩短设计周期的同时实现设计成本和性能的最优化。 独有的3D设计及分析环境,完美集成了Sigrity工具与Cadence Allegro®技术,较之于当前市场上依赖于第三方建模工具的产品,Sigrity™ 2018版本可提供效率更高、出错率更低的解决方案,大幅度缩短设计周期的同时、降低设计失误风险。 此外,全新的3D Workbench
  • 关键字: Cadence,PCB  
共323条 1/22 1 2 3 4 5 6 7 8 9 10 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473