首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章 进入cadence技术社区

TSMC和Cadence合作开发3D-IC参考流程以实现真正的3D堆叠

  •   ? 新参考流程增强了CoWoSTM (chip-on-wafer-on-substrate)芯片设计   ? 使用带3D堆叠的逻辑搭载存储器进行过流程验证   全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)今天宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence?3D-IC解决方案相结合,包
  • 关键字: Cadence  3D-IC  

Cadence混合信号流程帮助Silicon将新MCU功耗缩减一半

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)日前宣布,Silicon Labs采用完整的Cadence® 混合信号低功耗设计流程,使其最新款节能型基于ARM® 微控制器单元(MCU)的功耗大幅降低了50%。
  • 关键字: Cadence  MCU  

Cadence发表新一代验证运算平台

  •   为了让半导体与系统制造厂商加快产品上市速度,益华电脑(Cadence Design Systems)发表Palladium XP II 验证运算平台,作为强化系统开发套装不可或缺的一环,大幅加速软硬体验证。   Palladium XP II 平台建立在屡获奖项肯定的 Palladium XP 仿真技术基础之上,提升验证效能达50%,并扩展容量达23亿逻辑闸。由于更低的功耗与更高的闸道密度,现在客户能够以更小的面积承载更大的资料量。Cadence益华电脑也扩大支援8种全新行动与消费性通讯协定,加速模
  • 关键字: Cadence  验证运算平台  

Cadence推出Palladium XP II 验证平台和系统开发增强套件

  • 为了进一步缩短半导体和系统制造商的产品上市时间,全球电子设计创新领先企业Cadence 设计系统公司 (NASDAQ:CDNS) 日前推出 Palladium® XP II 验证计算平台,它作为系统开发增强套件的一部分,可显著加快硬件和软件联合验证的时间。
  • 关键字: Cadence  嵌入式  201310  

ARM收购Cadence显示器IP

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)与顶尖半导体IP供应商ARM联合宣布,双方已经签署最终协议,Cadence同意出售PANTA显示控制器内核,并将技术转让给ARM。这份协议促进了双方的长期生态系统合作,也强化了双方的技术联盟。
  • 关键字: ARM  Cadence  显示器  

Mellanox选择Cadence缩短互联产品开发时间

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布Mellanox Technologies 选择Cadence? Palladium? XP Verification Computing Platform 用于其领先的服务器和存储产品的开发,该公司是高性能、端到端互联解决方案领先供应商,其产品用于数据中心服务器和存储系统。
  • 关键字: Cadence  Mellanox  Palladium  

Renesas获得Cadence Tensilica ConnX D2 DSP授权

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布,Renesas Electronics Corporation已获得Tensilica ConnX D2 DSP(数字信号处理器)的授权,用于设计面向物联网 (IoT) 应用领域的下一代芯片。
  • 关键字: Renesas  Cadence  DSP  

中芯国际采用Cadence数字流程新增高级功能

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 与中芯国际集成电路制造有限公司(“中芯国际”,纽约证券交易所:SMI ,香港联交所:981),中国内地规模最大、技术最先进的集成电路晶圆代工企业,日前共同宣布中芯国际已采用Cadence® 数字工具流程,应用于其新款SMIC Reference Flow 5.1,一款为低功耗设计的完整的RTL-GDSII 数字流程。
  • 关键字: 中芯国际  Cadence  晶圆  

Cadence布线常见问题

  • 1. 怎样建立自己的元件库?建立了一个新的project后,画原理图的第一步就是先建立 自己所需要的库,所采用的工具就是part developer. 首先在建立一个存放元件库的目录(如mylib),然后用写字板打开cds.lib,定义: De
  • 关键字: Cadence  布线    

常见硬件设计EDA工具之比较

  • 项目中EDA工具是每个工程师必不可少的好帮手,大大加快了我们的设计进程。每一位工程师都应该掌握并熟练至少一种EDA工具的使用。在论坛里经常能看到新手的经典提问:我应该学习哪种画图工具呀?哪种画图工具更强大?哪种画图工具更好用?网上关于各种工具功能介绍的资料多如牛毛,EDA工具本身又包含很多版本和独立功能的工具,初学者难免无所适从。
  • 关键字: EDA  PCB  Allegro  Mentor  Cadence  Altium  

Cadence将分别于9月10、12日在北京和上海举办CDNLive 2013用户大会

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)将分别于9月10日、12日在北京金隅喜来登酒店和上海浦东嘉里大酒店举办“CDNLive用户大会”。此会议集聚中国产业链高阶主管、Cadence的技术使用者、开发者与业界专家,分享重要设计与验证问题的解决经验,并为实现高阶芯片、SoC和系统、IP及工具的新技术发现新技术。
  • 关键字: Cadence  SoC  

华力微电子基于Cadence数字工具开发55纳米参考设计流程

  •   Cadence设计系统公司与上海华力微电子有限公司,今天共同宣布华力微电子基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程,它也是Cadence与上海华力紧密合作的结果。   在该流程中所使用的Cadence数字工具包括RTL Compiler、Encounter Digital Implementation 系统、Conformal LEC、QRC Extraction、E
  • 关键字: Cadence  55纳米  

瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布,瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权,可使用HiFi 音频/语音DSP(数字信号处理器)IP内核,配合Sensory公司(IC和嵌入式软件解决方案提供商)的TrulyHandsFree™方案一起,用以实现长时开启(Always-on)语音控制与识别技术。
  • 关键字: Cadence  瑞昱  DSP  

华力开发55纳米平台的参考设计流程

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)与上海华力微电子有限公司,日前共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程,它也是Cadence与上海华力紧密合作的结果。
  • 关键字: Cadence  华力  纳米  

ST、ARM和Cadence联合向Accellera提交三个新方案

共350条 10/24 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473