- 为简化和加速复杂IC的开发，Cadence 设计系统公司不久前推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片 (SoC) 开发者加速时序收敛，将芯片设计快速转化为可制造的产品。
- 关键字：
Cadence Tempus CPU 201307
- Cadence日前宣布，台积电(TSMC)在20纳米制程对全新的Cadence Tempus时序签收解决方案提供了认证。该认证意味着通过台积电严格的EDA工具验证过的Cadence Tempus 时序签收解决方案能够确保客户实现先进制程节点的最高精确度标准。
- 关键字：
Cadence 台积电 Tempus
- 在加速复杂IC开发更容易的当下，益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution)，这是崭新的静态时序分析与收敛工具，精心设计让系统晶片(System-on-Chip，SoC)开发人员能够加速时序收敛，让晶片设计更快速地投入制造流程。Tempus 时序Signoff解决方案意谓全新的时序signoff工具作法，让客户能够缩短时序signoff收敛与分析，实现更快速的试产，同时创造良率更高
- 关键字：
Cadence SoC设计
- 为设计收敛和签收提供前所未有的性能和容量
Tempus?时序签收解决方案提供的性能比传统的时序分析解决方案提升了一个数量级。
可扩展性，能够对具有上亿个实例的设计进行全扁平化分析。
集成的签收精度的时序收敛环境利用创新的考虑物理layout的ECO技术，可以使设计闭合提前数周时间。
为简化和加速复杂IC的开发，Cadence 设计系统公司推出Tempus? 时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片 (SoC) 开发者加速时序收敛，将芯片设计快速转
- 关键字：
Cadence Tempus 时序签收
- 【中国，2013年5月14日】全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)，近日推出新版本Incisive Enterprise Simulator，该版本将复杂SoC的低功耗验证效率提高了30%。13.1版的Cadence Incisive Enterprise Simulator致力于解决低功耗验证的问题，包括高级建模、调试、功率格式支持，并且为当今最复杂的SoC提供了更快的验证方式。
Incisive SimVision Debugger的最新
- 关键字：
Cadence SoC
- 【中国，2013年5月13日】全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已携手Cadence®，为其20和14纳米制程提供模式分类数据。GLOBALFOUNDRIES之所以采用Cadence模式分类和模式匹配解决方案，是因为它们可以使可制造性设计(DFM)加快四倍，这对提高客户硅片成品率和可预测性非常关键。
“我们已集成了Cadence模式分类技术，根据模式相似性将成品率不利因素分成若干模式
- 关键字：
Cadence 28纳米
- 2013年3月11日，EDA领头羊Cadence宣布，其已与在数据平面处理(DPU) IP领域的领导者Tensilica以约3.8亿美元现金收购Tensilica达成协议。至此，Cadence在高速数据处理和接口IP方面布局已基本就绪，为下一代SoC设计做好了IP准备。
- 关键字：
Cadence ARM CPU 201304
- FinFET技术是电子行业的下一代前沿技术，是一种全新的新型的多门3D晶体管。和传统的平面型晶体管相比，FinFET器件可以提供更显著的功耗和性能上的优势。英特尔已经在22nm上使用了称为“三栅”的FinFET技术，同时许多晶圆厂也正在准备16纳米或14纳米的FinFET工艺。
- 关键字：
Cadence FinFET 晶圆 201304
- 摘要：在传统Brokaw带隙基准源的基础上，提出一种采用自偏置结构和共源共栅电流镜的低成本多路基准电压输出的CMOS带隙基准源结构，省去了一个放大器，并减小了所需的电阻阻值，大大降低了成本，减小了功耗和噪声。该
- 关键字：
带隙基准源 多路基准电压输出 温度系数 Cadence
- ARM和Cadence近日宣布合作细节，揭示其共同开发首款基于台积电16纳米FinFET制程的ARM®Cortex™-A57处理器，实现对16纳米性能和功耗缩小的承诺。测试芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制设计平台、ARM Artisan®标准单元库和台积电的存储器的宏
Cortex -A57处理器是ARM迄今为止性能最高的处理器，基于新的64位指令集
- 关键字：
Cadence 设计 EDA
- Cadence设计系统公司4月9日宣布与TSMC签订了一项长期合作协议，共同开发16纳米FinFET技术，以其适用于移动、网络、服务器和FPGA等诸多应用领域。此次合作非常深入，开始于工艺制造的早期阶段，贯穿于设计分析至设计签收，全面有效解决FinFETs设计存在的问题，从而交付能实现超低功耗、超高性能芯片的设计方案。
在16纳米及以下工艺技术下设计开发系统级芯片设计（SoC），只有FinFET 技术才具备功率、性能和面积上（PPA）的独特优势。与平面FE
- 关键字：
Cadence 设计 EDA
- ARM (LSE:ARM; Nasdaq: ARMH) 和Cadence (NASDAQ: CDNS) 日前宣布合作细节，揭示其共同开发首款基于台积电16纳米FinFET制程的ARM®Cortex™-A57处理器，实现对16纳米性能和功耗缩小的承诺。 测试芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制设计平台、ARM Artisan®标准单元库和台积电的存储器的宏。
- 关键字：
ARM Cadence 处理器 Cortex-A57
- Tensilica公司的数据平面处理单元(DPUs)与Cadence公司的设计IP相结合，将为移动无线、网络基础设施、汽车信息娱乐和家庭应用等各方面提供更优化的IP解决方案。
作为业界标准处理器架构的补充，Tensilica公司的IP提供了应用优化的子系统，以提高产品的辨识度和更快地进入市场。
全球持有Tensilica公司IP授权许可的公司超过200个，包括系统OEM制造商及世界前10大半导体公司中的7家。Tensilica的IP核在全球的总出货量已超过20亿枚。
2013年3月1
- 关键字：
Cadence IP
- · Tensilica公司的数据平面处理单元(DPUs)与Cadence公司的设计IP相结合，将为移动无线、网络基础设施、汽车信息娱乐和家庭应用等各方面提供更优化的IP解决方案。
· 作为业界标准处理器架构的补充，Tensilica公司的IP提供了应用优化的子系统，以提高产品的辨识度和更快地进入市场。
· 全球持有Tensilica公司IP授权许可的公司超过200个，包括系统OEM制造商及世界前10大半导体公司中的7家。Tensilic
- 关键字：
Cadence Tensilica 嵌入式
cadence介绍
EDA仿真软件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
