首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章 进入cadence技术社区

Cadence推出C-to-Silicon Compiler

  •   加州圣荷塞,2008年7月15日——全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,这是一种高阶综合产品,能够让设计师在创建和复用系统级芯片IP的过程中,将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁,它们通常是用C/C++ 和SystemC写成的,而寄存器传输级(RTL)模型通常被用于检验、实现和集成SoC。这种
  • 关键字: Cadence  SoC  C-to-Silicon Compiler  半导体  

Cadence推出C-to-Silicon Compiler拓展系统级产品

  •   全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,这是一种高阶综合产品,能够让设计师在创建和复用系统级芯片IP的过程中,将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁,它们通常是用C/C++ 和SystemC写成的,而寄存器传输级(RTL)模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP,用于消费电子、无
  • 关键字: Cadence  C-to-Silicon Compiler  

Cadence推出C-to-Silicon Compiler拓展系统级产品

  •   全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,这是一种高阶综合产品,能够让设计师在创建和复用系统级芯片IP的过程中,将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁,它们通常是用C/C++ 和SystemC写成的,而寄存器传输级(RTL)模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP,用于消费电子、无
  • 关键字: Cadence  RTL  SoC  IP  

CADENCE与Common Platform及ARM合作提供45纳米RTL-to-GDSII参考流程

  •   全球电子设计创新企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布面向Common Platform™技术的45纳米参考流程将于2008年7月面向大众化推出。Cadence®与Common Platform技术公司包扩IBM、特许半导体制造公司和三星联合开发RTL-to-GDSII 45纳米流程,满足高级节点设计需要。该参考流程基于对应Common Power Format(CPF)的Cadence低功耗解决方案,而且还包含来自Cadence的关键可制造性设计(De
  • 关键字: CADENCE  Common Platform  ARM  RTL-to-GDSII  低功耗  

Cadence为TSMC提供高级可制造性设计(DFM)解决方案

  •   Cadence设计系统公司宣布其多种领先技术已经纳入TSMC参考流程9.0版本中。这些可靠的能力帮助设计师使其产品更快地投入量产,提供了自动化的、前端到后端的流程,实现高良品率、省电型设计,面向晶圆厂的40纳米生产工艺。   Cadence已经在多代的工艺技术中与TSMC合作,开发参考流程,提供低功耗设计能力和高级DFM方法学。通过参考流程9.0,Cadence将这些性能拓展到该晶圆厂的40纳米工艺节点,使用光刻物理分析和强化的统计静态时序分析能力,此外一直追随TSMC参考流程的Cadence已经支
  • 关键字: Cadence  晶圆  设计  DFM  低功耗  

Cadence多种领先技术纳入TSMC参考流程9.0版本

  •   全球电子设计创新企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布其多种领先技术已经纳入TSMC参考流程9.0版本中。这些可靠的能力帮助设计师使其产品更快地投入量产,提供了自动化的、前端到后端的流程,实现高良品率、省电型设计,面向晶圆厂的40纳米生产工艺。   “TSMC和Cadence之间的合作提供了自动化的设计技术,这是在高级工艺节点上实现低风险和快速量产的必要技术,”TSMC设计基础架构营销部高级主管S.T. Juang说。   Cadence已经在多
  • 关键字: Cadence  TSMC  DFM  

Cadence与UMC推出65纳米低功耗参考设计流程

  •   全球电子设计创新企业Cadence设计系统公司 (NASDAQ: CDNS)与领先的全球半导体晶圆厂UMC (NYSE: UMC, TSE: 2303)今天宣布推出基于通用功率格式(CPF)的低功耗参考设计流程,面向UMC 65纳米工艺。该参考流程让客户能够在使用UMC的低功耗套件时实现最佳的65纳米低功耗设计,该套件中包含了基于CPF的库和其他知识产权。   这种65纳米低功耗参考流程使用UMC的“Leon”测试芯片作为参考设计。Leon是一个开放源码的32位RISC微处理
  • 关键字: Cadence  UMC  低功耗  Leon  CPF  

Cadence推出对应OVM的验证IP

  •   全球电子设计创新企业Cadence 设计系统公司(NASDAQ: CDNS)今天宣布推出首批两款对应开放式验证方法学(OVM)的高级测试平台验证IP(VIP)产品。这些改进能够让迅猛发展的OVM用户团体轻松获得Cadence®指标导向型验证解决方案,可预测地实现高质量验证闭合。AMBA® 3 AXI ™ 和AMBA AHB™ VIP已经在数百种设计中得以证明,现在作为多语言的通用验证组件(Universal Verification Components ,UV
  • 关键字: Cadence  OVM  验证IP  VIP  

Cadence强化的高级节点设计解决方案对定制IC设计实现经过实际生产验证的改良

  •   全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),今天公布了一系列新的定制IC设计功能,帮助芯片制造商加快大型复杂设计的量产化,尤其是在65纳米及以下的高级节点工艺。这些经过实际生产证明对Virtuoso®技术的提升,进一步强化了Cadence用于降低风险和提升生产力的同时管理几何尺寸与复杂性的全套解决方案。   对Virtuoso® 定制设计平台的主要改进将会出现在最新版本中,提供更为紧密的可生产性整合、更好的寄生分析,更快的仿真工具,用于精确而高效地验证
  • 关键字: Cadence  IC  定制数字  模拟/混合信号  系统级芯片设计  Virtuoso  

Cadence新技术加速模拟和混合信号验证

  •   全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高级“turbo”技术目前已经推出,这是业界领先的模拟SPICE电路仿真器,获得了全面的晶圆厂支持。这种turbo技术能够在提升性能的同时,确保硅片的精确性,让设计师能够验证他们复杂的大型模拟设计,例如PLL(phase-locked loops)、ADC(analog-to-di
  • 关键字: Cadence  turbo  Cadence®Virtuoso® Spectre® Circuit Simulator  

Cadence联手香港科技园

  • 中国香港,2008年2月19日——全球电子设计创新领导厂商Cadence设计系统公司(纳斯达克: CDNS)今天宣布香港科技园公司(香港科技园)已经选择Cadence为其通信、无线、移动和多媒体产业的客户提供更先进的EDA技术和解决方案。通过与Cadence的合作,香港科技园帮助香港政府为众多中小型IC企业提供支持。此外,该合作关系再次确认了Cadence做为EDA供应商在香港的领先地位。 “通过我们与全球领先的EDA供应商Cadence的合作,香港IC设计平台已
  • 关键字: Cadence 香港科技园  

CADENCE硬件仿真器在Ethernet交换芯片验证中的应用

  •   随着网络通信的高速发展,集成多种内容的以太网交换芯片在网络通信中起着越来越重要的作用,如何加快以太网交换芯片的开发速度,缩短验证的周期,是我们面临的重要课题,为此,我们选用了CADENCE硬件仿真器Palladium作为验证加速平台。   1 概述   随着网络通信的高速发展,集成多种内容的以太网交换芯片在网络通信中起着越来越重要的作用,如何加快以太网交换芯片的开发速度,缩短验证的周期,是我们面临的重要课题,为此,我们选用了Cadence硬件仿真器Palladium作为验证加速平台。   Cad
  • 关键字: CADENCE  

Cadence携手ARM为多核与低功耗器件提供参考方法学

  •   Cadence设计系统公司与ARM 宣布推出两种由它们联合开发的新的实现参考方法学,一种用于ARM11(TM) MPCore(TM)多核处理器,另一种用于ARM1176JZF-S(TM)处理器的低功耗实现,后者集成了ARM® Intelligent Energy Manager (IEM(TM))技术。针对这两款ARM处理器的这些Cadence参考方法学是两个公司紧密合作的成果,为设计多核、低功耗器件的共同客户提供了增强的设计解决方案。   “Cadence低功耗解决方案包括Encounte
  • 关键字: 嵌入式系统  单片机  Cadence  ARM  处理器  MCU和嵌入式微处理器  

CADENCE改进企业验证产品提高工程师效率

  •   Cadence设计系统公司宣布为Cadence® Incisive® Enterprise验证产品系列添加全新技术,让工程师团队能够解决多模式手机、游戏机和HD-DVD播放器等产品越来越复杂的芯片设计问题。Incisive技术目前为新开发的开放型验证方法学(OVM)提供支持,这是一种强大的全新面向方面生成引擎,也是Cadence事务型加速(TBA)的第二代,为多测试平台语言提供本征支持,在不同验证语言和各种与生产效率有关的方面都进行了改良。这种全新的面向方面生成引擎利用面向方面编程(A
  • 关键字: 嵌入式系统  单片机  Cadence  HD-DVD  消费电子  

Cadence喜迎第100家Encounter Timing System用户

  •   Cadence设计系统公司宣布创新的 Cadence® Encounter® Timing System 签收解决方案自从一年前推出以来,已经为100家客户所采用和配置。Encounter Timing System目前已经被TSMC、Freescale 半导体和智原科技.等公司采用,在无论是网络,通讯器件还是微处理器和图形芯片等尖端芯片的设计和开发上扮演着重要角色。Encounter Timing System目前正在被第99和100家客户使用,他们是新成立不久的Luminary M
  • 关键字: 消费电子  Cadence  图形芯片  微处理器  消费电子  
共358条 19/24 |‹ « 15 16 17 18 19 20 21 22 23 24 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473