近日，楷登电子 Cadence 宣布，地平线征程® 6（J6）已成功将 Tensilica Vision DSP 集成至其系统级芯片中，并实现了规模化量产。Cadence Tensilica 将为搭载地平线 J6 系列的多款主机厂车型提供技术支持。此里程碑标志着 Cadence 与地平线进一步深化合作，双方共同推动面向大众市场的智能辅助驾驶解决方案成功落地。地平线征程系列是地平线智能驾驶系统的核心，采用 Tensilica Vision
关键字：
地平线
征程 6
Cadence
Tensilica Vision DSP
楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，推出用于前端芯片设计与验证的代理式 AI 解决方案——ChipStack™ AI Super Agent，标志着在重新定义半导体设计方式上迈出了变革性的一步。Cadence® ChipStack AI Super Agent 是全球首个用于自动化芯片设计与验证的代理式工作流，可将代码设计、仿真平台搭建、测试计划创建、回归测试编排、问题调试与自动修复的效率提升 10 倍。 Cadence 总裁兼首席执行官 Anirudh De
关键字：
Cadence
ChipStack
AI Super Agent
芯片设计
验证
语音人工智能和沉浸式音频在家庭娱乐、汽车信息娱乐和智能手机中的重要性促使Cadence宣布推出第六代优化DSP IP——Tensilicia HiFi iQ DSP，专为设备内语音AI和音频设计。HiFi DSP家族的最新成员基于专门设计的架构，拥有公司HiFi 5s DSP的两倍计算能力和更高AI性能。它节能——Cadence声称大多数工作负载能节省超过25%，同时还声称能提升音频编解码器性能40%。Cadence表示，增强的自动矢量化技术使编程更为简便，并缩短了上市时间。还集成支持FP8、BF16及其
关键字：
Cadence
AI
数字信号服务
你有没有想过芯片组是什么？可以把它看作是一小块专用的硅片（“芯片”），设计用来与其他芯片集成在同一封装内，因此成品器件表现得像一块大型芯片。设计师没有打造庞大的单体SoC，而是将计算、I/O、内存接口及其他功能拆分为混合搭配的构建模块，然后用高速的点对位链路连接起来。它的吸引力在于更高的良率、更多的重复使用，以及可以将每个功能放在最适合它的工艺节点上。Cadence 的核心布局Cadence正试图通过将知识产权合作伙伴和包装技术纳入“规格到组件”流程，使芯片组不再是定制的科学项目。它的理念是，从芯片组规范
关键字：
Cadence
芯片组
预验证
楷登电子（美国 Cadence 公司）近日宣布，推出业界首款专为企业与数据中心应用设计的高可靠性 LPDDR5X 9600Mbps 内存 IP 系统解决方案。该创新方案融合了 Cadence 经过量产验证的 LPDDR5X IP 与微软的先进冗余独立双倍数据速率阵列（RAIDDR）纠错码（ECC）编码方案，实现了兼具高性能、低功耗与稳健可靠性的强强组合。微软已成为首个部署该新款系统解决方案的客户。在 AI 基础设施构建浪潮中，LPDDR5X 凭借其在处理 AI、HPC 及其他内存密集型工作负载方面的卓越能
关键字：
Cadence
LPDDR5X
Microsoft RAIDDR ECC
Cadence已开发出第三代通用芯片互连快递（UCIe）IP解决方案，支持台积电N3P流程中每通道最高64 Gbps的数据速率。这一发展反映了基于芯片组架构的持续势头，设计师们推动更高带宽和更紧密的集成，尤其是在先进节点上。此次更新具有相关性，因为UCIe IP正日益影响工程师如何处理多芯片集成，尤其是在AI加速器、高性能计算和数据中心平台中，带宽密度和能效正成为系统层面的限制。UCIe IP 目标是高级节点的更高带宽据Cadence称，流片的UCIe IP符合UCIe规范，旨在支持尖端工艺技术下的可扩展
关键字：
Cadence
台积电
通用芯片互连快递
高带宽
高性能计算
Caliber Interconnects Pvt. Ltd. 宣布，已在复杂的芯片组和自动化测试设备（ATE）硬件项目中实现了加速周转时间和首次正确结果。公司完善了其专有的设计与验证流程，整合了强大的Cadence解决方案，从设计初期阶段起就优化性能、功耗和可靠性。Caliber先进的方法论显著提升了设计高复杂度集成电路封装和密集PCB布局的效率和精度。通过利用Cadence Allegro X设计平台进行PCB和高级封装设计，该平台具备亚原始管理和自动路由功能，Caliber团队能够在不同电路块间并行
关键字：
Cadence 工具
芯粒
ATE 硬件设计
EDA/PCB
株式会社村田制作所（以下简称“村田”）已在 Cadence Design Systems, Inc.（总部：美国加利福尼亚州，以下简称“Cadence”）提供的 EDA 工具(1) “OrCAD X Capture”以及“AWR Design Environment”中标准搭载了部分产品数据。由此，在 EDA 工具中即可选择村田产品并开展仿真，可用于应对用户多样化的设计需求与规格的选项较以往进一步增多，从而有助于推动电路设计的高阶化。注释(1) EDA 工具：电子设计自动化
关键字：
Cadence
电子设计仿真工具标准
村田制作所
村田
楷登电子（美国 Cadence 公司）近日宣布，Cadence® Reality™ Digital Twin Platform利用搭载 DGX GB200 系统的 NVIDIA DGX SuperPOD 数字孪生系统实现了库的重大扩展。借助 NVIDIA 高性能加速计算平台的新模型，数据中心设计人员与操作人员将能够在 AI 工厂的构建中轻松部署世界领先的 AI 加速器。作为一款创新解决方案，Cadence Reality Digital Twin Platform 能够在物理实施之前，根据特定服务等级协议
关键字：
Cadence
NVIDIA
数字孪生
AI数据中心
楷登电子（美国 Cadence 公司）近日宣布，通过与NVIDIA的紧密合作，公司在硅前设计功耗分析方面取得重大飞跃。借助 Cadence® Palladium® Z3 Enterprise Emulation Platform 的先进功能，利用 Cadence 全新 Dynamic Power Analysis（DPA）应用程序，Cadence 与 NVIDIA 实现了业界曾认为难以企及的目标：在短短数小时内完成对十亿门级 AI 设计的硬件加速动态功耗分析，覆盖数十亿个周期，分析精度高达 97%。得益于
关键字：
Cadence
NVIDIA
功耗分析
十亿门级
Cadence Design Systems 开发了一种动态功率分析（DPA）应用程序，该应用程序可以扩展到具有超过 400 亿个门的芯片设计，例如 Nvidia 最新的 Rubin GPU。DPA 在 Palladium Z3 模拟器上运行，以在几小时内以 97%的精度评估设计在数十亿个周期内的动态功耗。功率分析是 AI 芯片（如 Nvidia 的 Blackwell 和 Rubin GPU）的主要挑战之一。不同的 AI 工作负载在不同时间对芯片设计的不同部分造成压力，因此在进行芯片提交到硅之
关键字：
Cadence
英伟达
GPU
7月28日，美国司法部（DOJ）与加州北区检察官办公室联合宣布，总部位于美国加州圣何塞的EDA巨头公司Cadence Design Systems, Inc.就违反出口管制法律达成认罪协议，以解决其违反《出口管制条例》（EAR）的刑事指控。根据协议，Cadence需向司法部支付近1.18亿美元刑事罚款，同时与商务部工业与安全局（BIS）达成超9500万美元民事和解，经协调抵扣后总支付额超1.4亿美元，刷新了近年来美国对EDA企业出口违规的处罚纪录。Cadence必须在命令下达后的30天内，向BIS支付其中
关键字：
EDA
Cadence
楷登电子（美国 Cadence 公司）近日宣布业内首个 LPDDR6/5X 内存 IP 系统解决方案完成流片。该解决方案已经过优化，运行速率高达 14.4Gbps，比上一代 LPDDR DRAM 快 50%。全新的 Cadence® LPDDR6/5X 内存 IP 系统解决方案是扩展 AI 基础架构的关键驱动因素。经过扩展之后，AI 基础架构可以适应新一代 AI LLM、代理 AI 及其他垂直领域计算密集型工作负载对于内存带宽和容量的需求。在这方面，Cadence 目前正在与领先的 AI、高性能计算（HP
关键字：
Cadence
LPDDR6
内存IP
7月14日，国家市场监督管理总局发布公告，宣布附加限制性条件批准新思科技公司（Synopsys）收购安似科技公司（Ansys）股权案。公告称，鉴于此项经营者集中在全球和中国境内光学软件、光子软件市场、部分EDA软件市场和设计IP市场具有或者可能具有排除、限制竞争效果，根据申报方提交的附加限制性条件承诺方案，市场监管总局决定附加限制性条件批准此项集中，要求集中双方和集中后实体履行如下义务：· 剥离光学解决方案相关业务，即新思科技整个光学和光子器件仿真业务。· 剥离功耗分析软件有关业务，即安似科技功耗分析软件
关键字：
EDA
新思科技
Ansys
Cadence
西门子
新一代消费电子及汽车音频系统的复杂性与日俱增，基于生成式 AI 的音频处理、沉浸式音效以及软件定义汽车中的高级信息娱乐系统等市场驱动因素，对音频 DSP 性能提出了更高的要求。然而，单个 DSP 已无法满足日益增长的计算需求，而多个 DSP 又会大幅增加编程难度。如今，原始设备制造商(OEM)和系统级芯片(SoC)供应商必须在日益紧迫的产品上市压力下，独立完成所有多核硬件设计和软件开发工作。与此同时，程序员们正艰难应对基于软件的共享存储域的复杂同步问题，绞尽脑汁设法将任务合理分配到多核集群中。这可能导致设
关键字：
Cadence
多核处理器
7 月 8 日，Cadence通过其微信公众号正式宣布，这家美国公司最近决定扩大与三星晶圆厂的合作。双方已签署一项新的多年 IP 协议，以扩展Cadence®存储器和接口 IP 解决方案在三星晶圆厂先进 SF4X、SF5A 和 SF2P 工艺节点的部署。这些解决方案将支持人工智能数据中心、汽车系统和下一代射频连接的高性能、低功耗应用。通过结合Cadence的 AI 驱动设计和硅解决方案与三星的先进制造技术，这项合作旨在加速基于三星领先节点的尖端系统级芯片（SoC）、芯片和 3D-IC 产品的上市时间（TT
关键字：
Cadence
三星
晶圆代工
据报道，Cadence近日宣布收购澳大利亚半导体技术公司（ASTC）旗下的VLAB Works。这一收购将进一步完善Cadence在系统验证全流程的技术布局，特别是在汽车软件与混合硅前验证领域形成显著竞争力。VLAB Works的加入巩固了Cadence与ASTC多年的合作伙伴关系。双方的合作将VLAB与Cadence的Helium Virtual and Hybrid Studio以及Xcelium、Palladium和Protium平台集成，显著增强Cadence在虚拟和混合硅前软件验证方面的能力。V
关键字：
Cadence
VLAB Works
汽车软件验证
Silicon photonics 正在重塑数据中心的未来。但工程师需要更先进的仿真工具来将这些轻型吊索组件与电子设备集成。当今的计算和通信应用程序需要前所未有的处理能力和高带宽内存访问。以光速传输的数据正在成为解决方案。在数据中心，GPU 通常在 AI 训练和推理期间每秒相互传输数 TB 的数据，远远超过了传统铜缆互连的限制，后者的最高速度为每秒数百兆比特。光互连已成为满足这些需求的解决方案，它使用光束以高达 100 Gb/s 的速度传输数据。但是，设计和验证此类复杂系统需要高级仿真工具来对其性能进行建
关键字：
混合信号仿真
硅光子学
Cadence
楷登电子（美国 Cadence 公司）近日宣布率先推出基于台积公司 N3 工艺的 DDR5 12.8Gbps MRDIMM Gen2 内存 IP 解决方案。该新解决方案可满足业内对于更大内存带宽的需求，能适应企业和数据中心应用中前沿的 AI 处理需求，包括云端 AI。Cadence® DDR5 MRDIMM IP 基于 Cadence 经过验证且非常成功的 DDR5 和 GDDR6 产品线，拥有全新的可扩展、可调整的高性能架构。此 IP 解决方案已与人工智能、高性能计算和数据中心领域的多家领先客户建立合作
关键字：
Cadence
DDR5
MRDIMM
Gen2
内存IP
云端AI
Cadence（今日宣布，已与Arm（达成最终协议，收购Arm的Artisan基础IP业务。该业务涵盖标准单元库、内存编译器以及针对领先代工厂先进工艺节点优化的通用I/O（GPIO）。此次交易将增强Cadence不断扩展的设计IP产品线，其核心产品包括领先的协议和接口IP、内存接口IP、适用于最先进节点的SerDes IP，以及即将收购的Secure-IC公司提供的嵌入式安全IP。通过扩大其在SoC设计领域的布局，Cadence正在强化其持续加速客户产品上市速度，并在全球领先的代工工艺上优化其成本、功耗和
关键字：
Cadence
ARM
内容提要● Cadence借助NVIDIA最新Blackwell系统，将求解器的速度提升高达 80 倍● 基于全新NVIDIA Llama Nemotron推理模型，携手开发面向工程设计和科学应用的全栈代理式 AI 解决方案● 率先采用面向 AI 工厂数字孪生的NVIDIA Omniverse Blueprint，旨在实现高效的数据中心设计和运营楷登电子（美国 Cadence 公司）近日宣布扩大与 NVIDIA 的多年合作，重点推动
关键字：
Cadence
NVIDIA
Grace Blackwell
AI
随着 SoC 设计日益复杂，形式等效性检查面临更大挑战。为此，Cadence 推出了 Conformal AI Studio——一套全新的逻辑等效性检查（LEC）、自动化ECO（Conformal ECO）和低功耗静态签核解决方案。Conformal AI Studio 结合人工智能和机器学习（AI/ML）技术，可直接满足现代 SoC 团队日益增长的生产力需求。其核心引擎经加速优化，包括分布式低功耗引擎（支持对拥有数十亿实例的设计进行全芯片功耗签核）、全新算法创新以及面向 LEC 和 ECO 解决方案的简
关键字：
Conformal AI Studio
SoC设计
Cadence
本文重点：射频功率收集，对于源和负载之间的最佳功率传输、减少功率反射和提高系统效率而言，IMN 至关重要。能量收集整流器和电压倍增器电路（例如 Cockcroft–Walton 和 Dickson 倍增器）是将射频信号转换并放大为可用直流电的关键，每种设计都会满足一些特定的电压要求和效率需求。射频功率收集系统可以利用静态（例如广播电台、移动基站）和动态（例如 Wi-Fi 接入点、警用无线电）环境射频源，需要采用复杂的方法才能在物联网应用中持续高效地供应能量。射频功率收集电路采用多种电路技术，旨在以最小电压
关键字：
Cadence
射频功率
内容提要● 与前一代产品相比，Cadence 新一代“动力双剑”组合的容量增加超过 2 倍，速度快 1.5 倍，可助力设计人员快速开发先进芯片，满足生成式 AI、移动、汽车、超大规模和 LLM 应用的需求● Palladium Z3 硬件仿真搭载全新自研 Cadence 硬件仿真核处理器，提供速度更快、预测能力更强的编译和全面的硅前硬件调试功能● Protium X3 原型验证平台能够以最快的速度搭建初始环境，用于十亿门级设计的硅前软
关键字：
Cadence
Palladium Z3
Protium X3
加速验证
数字孪生
楷登电子（美国Cadence公司）近日宣布扩充其系统 IP 产品组合，新增了 Cadence® Janus™ Network-on-Chip（NoC）。随着当今计算需求的不断提高，更大、更复杂的系统级芯片（SoC）和分解式多芯片系统在市场上迅速普及，硅组件内部和硅组件之间的数据传输变得越来越具有挑战性，功率、性能和面积（PPA）受到了影响。Cadence Janus NoC 能够以极低的延迟高效管理这些同步高速通信，帮助客户以更低的风险更快地实现其 PPA 目标。“Cadence是IP和设计质量领域备受信
关键字：
Cadence
系统IP
NoC
电子系统连接性
1956 年是公认的人工智能元年。这一年，在美国汉诺斯小镇宁静的达特茅斯学院中，举行了一场影响深远的研讨会。在这次研讨会上，参会成员讨论了多项在当时的计算机技术水平都还没有解决的问题。在这次头脑风暴式的会议中，「人工智能」的概念第一次被提出，人工智能正式被看作一个独立的研究领域。但受限于当时的计算机算力的限制，人工智能（Artificial Intelligence，简称 AI）始终没有走到前台应用。随着摩尔定律的发展，芯片的集成度越来越高，计算能力也得到了空前的发展。纵观人工智能的发展历程，一个显著的特
关键字：
Cadence
人工智能
Cadence Design Systems宣布．扩大与 NVIDIA 在 EDA、系统设计和分析、数字生物学(Digital Biology)和AI领域的多年合作，推出两种革命性解决方案，利用加速运算和生成式AI重塑未来设计。首先，Cadence Reality 数字双生平台是业界首创的全面数字双生解决方案，可促进跨多个产业的数据中心的设计、模拟和优化的加速。 该平台虚拟化整个数据中心，并利用AI、高效能运算（HPC）和实体仿真，显着提高数据中心能源效率高达30%。Cadence Reality 平台与
关键字：
Cadence
NVIDIA
生成式AI
cadence介绍
EDA仿真软件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473