- 2011年10月5日— 全球电子设计创新领先企业Cadence 设计系统公司 (NASDAQ: CDNS)，今天宣布顶尖的模拟/混合信号半导体应用晶圆厂X-FAB，已认证Cadence物理验证系统用于其大多数工艺技术。晶圆厂的认证意味着X-FAB已在其所有工艺节点中审核认可了Cadence物理实现系统的硅精确性，混合信号客户可利用其与Cadence Virtuoso和Encounter流程的紧密结合获得新功能与效率优势。
- 关键字：
Cadence 晶圆
- 2011年9月19日 — 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)，今日宣布Giantec Semiconductor Corp.已采用Cadence Virtuoso 统一定制/模拟（IC6.1）以及Encounter 统一数字流程生产其混合信号芯片。Giantec最近采用Cadence软件设计并成功流片了一款用于低功耗微控制器的存储器产品，这款低功耗微控制器应用于智能卡、智能电表和消费电子产品。使用Cadence Virtuoso统一定制/模拟流程开发其混合信号
- 关键字：
Cadence 微控制器
- 1 引言 随着人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快.相应的高速PCB的应用也越来越广，设计也越来越复杂.高速电路有两个方面的含义：一是频率高，通常认为数字电路的频率达到或是超过45MHz
- 关键字：
设计 PCB 高速 Cadence 基于
- 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) ，宣布推出28纳米的可靠数字端到端流程，推动千兆门/千兆赫系统级芯片(SoC)设计，在性能与上市时间方面都有着明显的优势。在Cadence的硅实现方法的驱动下，在统一化设计、实现与验证流程中，通过技术集成和对核心架构与算法大幅改进，基于Encounter的全新流程提供了更快、更具决定性的途径实现千兆门/千兆赫硅片。
- 关键字：
Cadence 28纳米
- 全球电子设计创新领先企业Cadence设计系统公司，宣布推出28纳米的可靠数字端到端流程，推动千兆门/千兆赫系统级芯片(SoC)设计，在性能与上市时间方面都有着明显的优势。在Cadence的硅实现方法的驱动下，在统一化设计、实现与验证流程中，通过技术集成和对核心架构与算法大幅改进，基于Encounter的全新流程提供了更快、更具决定性的途径实现千兆门/千兆赫硅片。通过与Cadence的模拟/混合信号与硅/封装协同设计领域的无缝综合，新的数字28纳米流程让设计师能够全局考虑整个芯片流程，在高性能、低功耗
- 关键字：
Cadence 28纳米
- Cadence端到端芯片实现流程帮助基带芯片生产商提高生产力、改进预测准确性以及缩短产品上市时间
全球领先的电子设计创新企业Cadence设计系统公司，宣布总部位于上海的无线通信基带和RF处理器解决方案领先供应商展讯通信有限公司已将其芯片设计流程成功迁移到Cadence Silicon Realization，并实现了其首款40纳米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用无线通信
- 关键字：
展讯 40纳米 Cadence EDA
- 全球电子设计创新领先企业Cadence设计系统公司,今天宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology (UVM) 1.0业界标准的全面支持，600多种新功能扩展了指标驱动型验证(MDV)的范围，帮助工程师实现更快、更全面的验证闭合与硅实现。
- 关键字：
Cadence FPGA
- 全球电子设计创新领先企业Cadence设计系统公司，今天宣布中国最大的半导体晶圆厂中芯国际集成电路制造有限公司，已经将Cadence® Silicon Realization产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以Cadence Encounter Digital Implementation System为基础，两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的Silicon Realiza
- 关键字：
中芯国际 Cadence 65纳米
- Cadence 设计系统公司12月6日宣布，中国最大的半导体晶圆厂中芯国际集成电路制造有限公司已经将CadenceR Silicon Realization 产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以 Cadence Encounter Digital Implementation System 为基础，两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的 Silicon Realization 流程。
- 关键字：
Cadence 晶圆 可制造性设计
- 几年前，65nm芯片设计项目已经在中国陆续开展起来。中国芯片设计企业已逐步具备65nm芯片的设计能力。同时，由于65nm与以往更大特征尺寸的设计项目确实有很大不同，因此，对一些重要环节需要产业上下游共同关注。
关注一 如何确保IP质量
虽然IP问题与65nm芯片设计并不直接相关，由于他们的一些客户在实际设计项目中遇到的比较大的问题之一就是IP质量问题，因此应该引起业界的关注。
随着芯片设计采用更先进的工艺技术，芯片规模越来越大，对IP的需求越来越多。
目前不同IP来源，不同代工
- 关键字：
Cadence 芯片 65nm
- 全球电子设计创新领先企业Cadence设计系统公司今天宣布拓展其与ARM的合作关系，为ARM处理器开发一个优化的系统实现解决方案，将实现端到端的流程，包括一个全套的可互用型工具、ARM® 处理器和实体IP、内置Linux到GDSII的方法学与服务。为了加快该解决方案的采用，Cadence将会提供完善的补充材料，如指南手册与学习材料，包括两本方法学参考书，并拓展服务、方法学与培训机构的生态系统。
“软件复杂性的不断攀升驱使系统成本的提升，业界领先企业需要联合起来，提供可靠而节约
- 关键字：
Cadence 电子设计 ARM
- 全球电子设计创新领先企业Cadence设计系统公司今天宣布，中国领先的无工厂IC设计企业国民技术股份有限公司在对Cadence® Virtuoso®、Encounter®、以及系统级封装(SiP)技术进行了缜密的评估后，认为Cadence技术和方法学的强大组合，可帮助国民技术更好地实现在先进工艺条件下，复杂的系统级SOC的高品质设计。寄予这样的评估国民技术选择Cadence公司作为公司设计的EDA优选供应商，应用其EDA软件开发安全、通信电子市场尖端的系统级芯片(SoC)。 国
- 关键字：
Cadence IC设计 Virtuoso Encounter
- 全球电子设计创新领导厂商Cadence设计系统公司今天宣布，支持台湾积体电路制造股份有限公司 (以下简称TSMC) 模拟/混合信号(以下简称AMS)设计参考流程1.0版，以实现先进的28纳米工艺技术。Cadence与TSMC在这项全新设计参考流程上的合作，将可协助促进高级混合信号设计的上市时间，帮助降低在设计基础架构的多余投资，并提高投资回报率。
“与Cadence之间的合作伙伴关系，是客户实现高级模拟/混合信号设计成功不可或缺的一环，”TSMC设计方法与服务行销副处长T
- 关键字：
Cadence 28纳米 混合信号
- Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器，并支持数字元件帮助解决几乎所有的设计挑战，从高频系统到低功耗IC设计，这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合，加速了上市时间
- 关键字：
Cadence PCB 仿真技术
- Cadence设计系统公司今天发布Cadence Open Integration Platform，该平台能够显著降低SoC开发成本，提高质量并加快生产进度。Cadence Open Integration Platform是支持其新一代应用驱动式开发的EDA360愿景的一个关键支柱，包含公司自身及其产业链参与者提供的面向集成而优化的IP、全新Cadence Integration Design Environment 以及按需集成服务。Cadence混合信号(模拟与数字)设计、验证与实现产品与解决
- 关键字：
Cadence SoC EDA
cadence介绍
EDA仿真软件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
