- 全球电子设计创新领先企业Cadence设计系统公司今天宣布，中国领先的无工厂IC设计企业国民技术股份有限公司在对Cadence® Virtuoso®、Encounter®、以及系统级封装(SiP)技术进行了缜密的评估后，认为Cadence技术和方法学的强大组合，可帮助国民技术更好地实现在先进工艺条件下，复杂的系统级SOC的高品质设计。寄予这样的评估国民技术选择Cadence公司作为公司设计的EDA优选供应商，应用其EDA软件开发安全、通信电子市场尖端的系统级芯片(SoC)。 国
- 关键字：
Cadence IC设计 Virtuoso Encounter
- 全球电子设计创新领导厂商Cadence设计系统公司今天宣布，支持台湾积体电路制造股份有限公司 (以下简称TSMC) 模拟/混合信号(以下简称AMS)设计参考流程1.0版，以实现先进的28纳米工艺技术。Cadence与TSMC在这项全新设计参考流程上的合作，将可协助促进高级混合信号设计的上市时间，帮助降低在设计基础架构的多余投资，并提高投资回报率。
“与Cadence之间的合作伙伴关系，是客户实现高级模拟/混合信号设计成功不可或缺的一环，”TSMC设计方法与服务行销副处长T
- 关键字：
Cadence 28纳米 混合信号
- Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器，并支持数字元件帮助解决几乎所有的设计挑战，从高频系统到低功耗IC设计，这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合，加速了上市时间
- 关键字：
Cadence PCB 仿真技术
- Cadence设计系统公司今天发布Cadence Open Integration Platform，该平台能够显著降低SoC开发成本，提高质量并加快生产进度。Cadence Open Integration Platform是支持其新一代应用驱动式开发的EDA360愿景的一个关键支柱，包含公司自身及其产业链参与者提供的面向集成而优化的IP、全新Cadence Integration Design Environment 以及按需集成服务。Cadence混合信号(模拟与数字)设计、验证与实现产品与解决
- 关键字：
Cadence SoC EDA
- 全球电子设计创新领先企业Cadence设计系统公司今天公布了第一款全集成高性能验证计算平台，称为Palladium XP，它在一个统一的验证环境中综合了模拟(Simulation)、加速(Acceleration)与仿真(Emulation)。这种高度可扩展的Palladium XP验证计算平台是为了支持下一代设计而开发的，让设计与验证团队能够更快地完善他们的软硬件环境，在更短的时间内生产出更高质量的嵌入式系统。
Cadence® Palladium® XP 最高支持20亿门的设
- 关键字：
Cadence EDA设计 验证计算平台 Palladium
- 在EDA360领域的全球领先企业Cadence设计系统公司 (NASDAQ: CDNS) 今日为半导体产业奠定了新视野——这就是EDA360。在面向系统设计与开发的应用驱动式方法概述中，Cadence向半导体与电子设计自动化(EDA)社区发起了应对威胁到电子行业活力且日益严峻的“盈利差距”的挑战。
EDA360于今晚在圣荷塞技术展览馆举办的一个展会中发布，根据其展望，系统与半导体公司正在经历一次跳跃式转型，这次转型的意义极为深远，即使最著名的公司都
- 关键字：
Cadence EDA3
- 全球电子设计创新领先企业Cadence设计系统公司，今日宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso 定制设计技术扩展应用于其先进技术节点上的低功耗与混合信号流程。海思也采用了Cadence Encounter Conformal ECO Designer应用于其工程变更单流程，帮助设计
- 关键字：
Cadence 混合信号
- 全球电子设计创新领先企业Cadence设计系统公司今天宣布，位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程，并为下一代数字消费和网络芯片提供了一个验证流程。
芯邦是一家领先的芯片供应商，其芯片的目标应用领域有数字音视频处理、移动存储、网络通信和消费电子等。 Cadence Incisive Xtreme III 系统以及Incisive Enterprise Simulator的部署，使芯邦的
- 关键字：
Cadence IC设计 Xtreme
- 今天宣布，中芯国际集成电路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。Cadence Litho Electrical Analyzer -- 半导体行业第一个用于各大领先半导体公司从90到40纳米生产中的DFM电气解决方案 -- 与 Cadence Litho Physical Analyzer 结合，形成了一个
- 关键字：
中芯国际 65纳米 45纳米 Cadence
- 全球电子设计创新领先企业Cadence设计系统公司今天在CDNLive! Silicon Valley上推出了Cadence Incisive Enterprise Verifier (IEV)。它是一个整合式验证解决方案，可通过形式分析和仿真引擎的双重作用，带来独特和全新的功能。 IEV可帮助设计和验证工程师发现深藏的边角情形(corner-case)bug，能测试到单独使用形式或仿真引擎漏掉的隐蔽的覆盖点。 IEV通过更快建立设计和更快发现bug，可提高生产效率;通过产生更多指标提高可预测性，可促
- 关键字：
Cadence 仿真 IEV
- 全球电子设计创新领先企业Cadence设计系统公司宣布中国领先的无工厂半导体公司上海华虹集成电路有限责任公司(以下简称华虹设计)已经采用多种Cadence解决方案及服务，为中国快速发展的电子市场设计高级芯片。华虹设计之所以采用Cadence的技术，是看中其技术实力，包括可制造性设计(DFM)的低功耗与模拟/射频产品，以及Cadence的技术支持服务的优势。
华虹设计目前已经获得Cadence多种产品与解决方案的使用权，包括Cadence Incisive 功能验证、Encounter 数字IC设
- 关键字：
华虹 Cadence Virtuoso
- 全球电子设计创新领导厂商Cadence益华电脑今天宣布，创意电子(Global Unichip Corporation，GUC)将以CPF为基础的Cadence低功耗解决方案，整合至其PowerMagic设计方法中，协助客户将复杂的低功耗ASIC设计实现最佳化。
创意电子在PowerMagicTM设计方法，针对ASIC设计验证与实现，整合Cadence®低功耗解决方案 (包括Cadence Encounter® RTL Compiler、Encounter 数位设计实现系统(ED
- 关键字：
Cadence PowerMagic 低功耗 EDI
- 摘 要：结合一个2．4 GHz CMOS低噪声放大器(LNA)电路，介绍如何利用Cadence软件系列中的IC 5．1．41完成CMOS低噪声放大器设计。首先给出CMOS低噪声放大器设计的电路参数计算方法，然后结合计算结果，利用Cadence软件
- 关键字：
Cadence COMS 低噪声放大器
- 全球电子设计创新领先企业Cadence设计系统公司(Nasdaq: CDNS)与全球最大的专业积体电路制造服务公司-台湾积体电路制造股份有限公司(TWSE: 2330 , NYSE: TSM) (以下简称台积公司)今日共同宣布推出业界第一款的混合信号/射频参考设计”锦囊”(MS/RF RDK)。这款锦囊采用Cadence® Virtuoso®混合信号技术研发完成，可提供矽芯片特性行为模型(silicon-characterized behavioral mode
- 关键字：
Cadence 纳米 混合信号
cadence介绍
EDA仿真软件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
