首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章 进入cadence技术社区

Cadence推出验证调试器,实现显著的效率提升和时间节省

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布推出Incisive®调试分析器,这是一款全新的面向RTL、测试平台与SoC验证的创新验证调试产品,能实现调试时间与资源投入的大幅节省。
  • 关键字: Cadence  SoC  调试器  

Cadence推出最新版Allegro印刷电路板(PCB)技术

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),于近日宣布推出最新版Allegro®印刷电路板(PCB)技术,解决客户对于高效产品开发的简化解决方案的需要。
  • 关键字: Cadence  PCB  Allegro  

Cadence发布OrCAD 16.6,PSpice性能提高达20%

  • 全球电子设计创新领先企业Cadence设计系统公司(纳斯达克:CDNS) 于2012年9月25日发布了具有一系列新功能的Cadence® OrCAD® 16.6 PCB设计解决方案,用户定制功能增强,模拟性能提高20%, 使用户得以更快、更有预见性地创建产品。
  • 关键字: Cadence  OrCAD  

Cadence首个DDR4 Design IP解决方案在28纳米级芯片上得到验证

  • 全球电子设计创新领先企业Cadence设计系统公司(Cadence Design Systems, Inc.) (NASDQ: CDNS) 日前宣布,Cadence DDR4 SDRAM PHY 和存储控制器Design IP的首批产品在TSMC的28HPM和28HP技术工艺上通过硅验证。
  • 关键字: Cadence  DRAM  DDR4  

Cadence助力Denso大幅提升IC设计效率

  •    Cadence设计系统公司日前宣布,汽车零部件生产商Denso公司在改用了Cadence定制/模拟与数字流程之后,在低功耗混合信号IC设计方面实现了质量与效率的大幅提升。将Cadence Encounter RTL-to-GDSII流程应用于设计的数字部分之后,Denso表示比之前采用的流程减小了10%的面积,功耗降低了20% 。在设计的模拟部分,根据多次测试的数据结果,Denso使用Cadence Virtuoso定制/模拟流程(6.1版)实现了30%的效率提升,并预计在实际设计上也有相
  • 关键字: Cadence  IC设计  

Denso采用Cadence混合信号、低功耗解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)日前宣布,汽车零部件生产商Denso公司在改用了Cadence定制/模拟与数字流程之后,在低功耗混合信号IC设计方面实现了质量与效率的大幅提升。将Cadence Encounter RTL-to-GDSII流程应用于设计的数字部分之后,Denso表示比之前采用的流程减小了10%的面积,功耗降低了20% 。
  • 关键字: Cadence  Denso  混合信号  

Cadence PCB设计使用笔记

  • 一、安装:
    SPB15.2 CD1~3,安装1、2,第3为库,不安装
    License安装:
    设置环境变量lm_license_file D:Cadencelicense.dat
    修改license中SERVER yyh ANY 5280为SERVER zeng ANY 5280二、用Design Entry CIS
  • 关键字: Cadence  PCB  使用笔记    

Cadence PCB设计仿真技术介绍

  • Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器,并支持数字元件帮助解决几乎所有的设计挑战,从高频系统到低功耗IC设计,这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合,加速了上市时间
  • 关键字: Cadence  PCB  仿真技术    

富士通选用Cadence签收解决方案应用于最新参考设计流程

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布富士通半导体有限公司已经采用Cadence Encounter Timing System(ETS)进行时序签收,此前富士通半导体集团公司旗下的富士通半导体和富士通VLSI有限公司的工程师们完成了一系列ASIC/ASSP和SoC设计的全面对比。
  • 关键字: Cadence  芯片  

CadenceRTL-to-GDSII流程帮助夏普缩短设计周期

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布夏普公司已经采用Cadence® Encounter ®RTL-to-GDSII流程开发其CMOS图像传感器,与过去的设计流程相比,在设计周期方面加快了两倍。除了加快产品上市时间外,夏普在时序、面积和生产效率方面也获得大幅改进。
  • 关键字: Cadence  夏普  传感器  

Cadence Digital PHY Design IP被灿芯半导体所采用

  • 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),日前宣布与灿芯半导体共同合作,将Cadence DDR Soft DLL PHY IP应用于中芯国际集成电路制造有限公司(SMIC)生产工艺的设计体系。
  • 关键字: Cadence  灿芯  存储器  

CADENCE PCB设计技术方案

  • CADENCE PCB设计解决方案能为解决与实现高难度的与制造密切相关的设计提供完整的设计环境,该设计解决方案集成了从设计构想至最终产品所需要的一切设计流程,包含设计输入元件库工具、PCB编辑器和一个自动/交互连布线
  • 关键字: CADENCE  PCB  设计技术  方案    

三星和Cadence发布20纳米数字设计方法

  • 全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS) 日前宣布,三星电子与Cadence合作推出20纳米设计方法,包含双重图形光刻(double patterning)技术,面向共同用户的开发和内部测试芯片。Cadence与三星的合作为移动消费电子产品带来了新的工艺进展,使得20纳米及未来工艺节点设计成为可能。
  • 关键字: Cadence  三星  20纳米  

Cadence物理验证系统符合台积电28nm, 20nm的工艺要求

  • 全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),日前宣布台积电已授予Cadence®Physical Verification System(PVS)28纳米设计签收认可,并完成台积电20纳米工艺第一阶段认证。
  • 关键字: Cadence  28nm  

Cadence与Virtuoso设计平台获得TSMC 20纳米Phase I认证

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布针对20纳米设计、实现和验证/签收, Cadence的Encounter数字与Virtuoso定制/模拟设计平台获得了TSMC Phase I认证。
  • 关键字: Cadence  20纳米  
共358条 14/24 |‹ « 12 13 14 15 16 17 18 19 20 21 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473