首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章 进入cadence技术社区

中芯国际采用Cadence数字流程新增高级功能

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 与中芯国际集成电路制造有限公司(“中芯国际”,纽约证券交易所:SMI ,香港联交所:981),中国内地规模最大、技术最先进的集成电路晶圆代工企业,日前共同宣布中芯国际已采用Cadence® 数字工具流程,应用于其新款SMIC Reference Flow 5.1,一款为低功耗设计的完整的RTL-GDSII 数字流程。
  • 关键字: 中芯国际  Cadence  晶圆  

Cadence布线常见问题

  • 1. 怎样建立自己的元件库?建立了一个新的project后,画原理图的第一步就是先建立 自己所需要的库,所采用的工具就是part developer. 首先在建立一个存放元件库的目录(如mylib),然后用写字板打开cds.lib,定义: De
  • 关键字: Cadence  布线    

常见硬件设计EDA工具之比较

  • 项目中EDA工具是每个工程师必不可少的好帮手,大大加快了我们的设计进程。每一位工程师都应该掌握并熟练至少一种EDA工具的使用。在论坛里经常能看到新手的经典提问:我应该学习哪种画图工具呀?哪种画图工具更强大?哪种画图工具更好用?网上关于各种工具功能介绍的资料多如牛毛,EDA工具本身又包含很多版本和独立功能的工具,初学者难免无所适从。
  • 关键字: EDA  PCB  Allegro  Mentor  Cadence  Altium  

Cadence将分别于9月10、12日在北京和上海举办CDNLive 2013用户大会

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)将分别于9月10日、12日在北京金隅喜来登酒店和上海浦东嘉里大酒店举办“CDNLive用户大会”。此会议集聚中国产业链高阶主管、Cadence的技术使用者、开发者与业界专家,分享重要设计与验证问题的解决经验,并为实现高阶芯片、SoC和系统、IP及工具的新技术发现新技术。
  • 关键字: Cadence  SoC  

华力微电子基于Cadence数字工具开发55纳米参考设计流程

  •   Cadence设计系统公司与上海华力微电子有限公司,今天共同宣布华力微电子基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程,它也是Cadence与上海华力紧密合作的结果。   在该流程中所使用的Cadence数字工具包括RTL Compiler、Encounter Digital Implementation 系统、Conformal LEC、QRC Extraction、E
  • 关键字: Cadence  55纳米  

瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布,瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权,可使用HiFi 音频/语音DSP(数字信号处理器)IP内核,配合Sensory公司(IC和嵌入式软件解决方案提供商)的TrulyHandsFree™方案一起,用以实现长时开启(Always-on)语音控制与识别技术。
  • 关键字: Cadence  瑞昱  DSP  

华力开发55纳米平台的参考设计流程

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)与上海华力微电子有限公司,日前共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起,华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII的完整流程,它也是Cadence与上海华力紧密合作的结果。
  • 关键字: Cadence  华力  纳米  

ST、ARM和Cadence联合向Accellera提交三个新方案

Cadence推出用于PCIe 3.0的SpeedBridge Adapter

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它为设计师们提供了一个重要的工具,来验证和确认他们的PCI Express (PCIe) 设计。
  • 关键字: Cadence  PCIe  SoC  

Cadence协助创意、联电克服先进制程设计挑战

  • 益华电脑(Cadence Design Systems)近日宣布两项成功合作案例,其一为设计服务业者创意电子(GUC)运用Cadence Encounter数位设计实现系统(Digital Implementation System,EDI)与Cadence Litho Physical Analyzer,成功地完成了20nm系统晶片(SoC)测试晶片的试产。此外晶圆代工大厂联电(UMC)已经采用Cadence 「设计中(in-design)」与signoff DFM (design-for-manufa
  • 关键字: Cadence  制程设计  

联华28纳米节点采用Cadence物理和电学制造性设计签收解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布,历经广泛的基准测试后,半导体制造商联华电子(NYSE:UMC;TWSE:2303)(UMC)已采用Cadence® “设计内”和“签收”可制造性设计(DFM)流程对28纳米设计进行物理签收和电学变量优化。
  • 关键字: 联华电子  Cadence  DFM  

Cadence采用全新可支持电学感知设计的Virtuoso版图套件

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 日前宣布推出用于实现电学感知设计的Virtuoso®版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。
  • 关键字: Cadence  Virtuoso  EAD  

台积电TSMC扩大与Cadence在Virtuoso定制设计平台的合作

  • 为专注于解决先进节点设计的日益复杂性,全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 日前宣布,台积电已与Cadence在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。
  • 关键字: Cadence  Virtuoso  台积  PDKs  

Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 日前宣布,设计服务公司创意电子(GUC)使用Cadence® Encounter®数字实现系统(EDI)和Cadence光刻物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作,运用Cadence解决方案克服实施和可制造性设计(DFM)验证挑战,并最终完成设计。
  • 关键字: Cadence  DFM  

Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

  •   Cadence Encounter数字实现系统与Cadence光刻物理分析器   可降低风险并缩短设计周期   全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 今天宣布,设计服务公司创意电子(GUC)使用Cadence? Encounter?数字实现系统(EDI)和Cadence光刻物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作,运用Cadence解决方案克服实施和可制造性设计(DFM)验证挑战,并最终完成设计。   在开发过程中
  • 关键字: Cadence  20纳米  SoC  
共358条 11/24 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473