新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 晶圆代工厂商持续发力3D芯片封装技术

晶圆代工厂商持续发力3D芯片封装技术

作者:时间:2023-11-17来源:全球半导体观察收藏

近期,媒体报道三星电子就计划2024年推出先进技术SAINT(三星高级互连技术),能以更小尺寸的封装,将AI芯片等高性能芯片的内存和处理器集成。

本文引用地址:http://www.eepw.com.cn/article/202311/453005.htm

据悉,三星SAINT将被用来制定各种不同的解决方案,可提供三种类型的封装技术,分别是垂直堆栈SRAM和CPU的SAINT S;CPU、GPU等处理器和DRAM内存垂直封装的SAINT D;应用处理器(AP)堆栈的SAINT L。

目前,三星已经通过验证测试,但计划与客户进一步测试后,将于明年晚些时候扩大其服务范围,目标是提高数据中心AI芯片及内置AI功能手机应用处理器的性能。

近年,随着半导体元件微缩制程逼近物理极限,3D芯片先进封装技术备受业界重视,大厂也持续发力。除了三星之外,台积电、英特尔与联电亦在积极布局3D芯片先进封装技术。

其中,台积电正大手笔测试和升级3D芯片间堆叠技术SoIC,以满足苹果和英伟达等客户需求;英特尔已经开始使用新一代 技术Fooveros制造先进芯片;联电则于本月初推出晶圆对晶圆(W2W)3D IC项目,利用硅堆叠技术提供高效整合内存和处理器的尖端解决方案。



评论


相关推荐

技术专区

关闭