新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 英特尔 CPU 将采用 3D-Stacked 缓存,挑战 AMD 3D V-Cache

英特尔 CPU 将采用 3D-Stacked 缓存,挑战 AMD 3D V-Cache

作者:时间:2023-09-20来源:IT之家收藏

IT之家 9 月 20 日消息, CEO 帕特・基辛格在 2023 创新活动后的媒体问答环节中透露了许多关键信息。

本文引用地址:http://www.eepw.com.cn/article/202309/450741.htm

他证实,虽然不会直接像 AMD 那样采用 3D 缓存,但他们同样将使用堆叠缓存技术,但这项技术不会与 Meteor Lake 一起推出。

基辛格表示:“当你提到 V-Cache 时,你指的是 TSMC 与其一些客户合作的一项特定的技术。显然,我们在构成上有所不同,对吧?而那种特定类型的技术不是 Meteor Lake 的一部分,但在我们的路线图上,你看到了我们将在一个芯片上加入缓存的想法,我们将在其堆叠芯片上进行 计算,而这显然就能够使用 EMIB 和 Foveros 来组合成不同的功能。”

“我们对自己在下一代内存架构方面拥有先进的技术非常满意,而且我们在 3D 堆叠方面具有优势,无论是小芯片还是用于 AI 和高性能服务器的大型封装芯片,因此我们拥有全方位的技术能力。我们将把这些技术用于我们的产品,并向 Foundry(IFS)客户展示。”

他说得很有道理,AMD 3D V-Cache 背后的技术来源于台积电的 SoIC 封装技术。此外,这种芯片架构多年来一直是各大芯片制造商所追求的长期目标。

当然,现阶段 3D 堆叠缓存已经可以说是 AMD 处理器的独特优势,它可以为其 X3D 处理器提供助力,而也是正因此,这些 成为了世界上最强的游戏处理器之一,同时也可以为其 X 系列 EPYC 处理器(IT之家注;Genoa-X 已经采用了 3D 缓存)带来了高附加值。




关键词: 英特尔 CPU

评论


相关推荐

技术专区

关闭