新闻中心

EEPW首页 > 业界动态 > 跳过5nm 台积电透露Graphcore下一代IPU将基于3nm工艺研发

跳过5nm 台积电透露Graphcore下一代IPU将基于3nm工艺研发

作者:时间:2020-08-30来源:TechWeb.com.cn收藏

据国外媒体报道,工艺在今年一季度投产之后,下一代工艺研发的重点已转移到了,目前正在按计划推进,计划在2021年风险试产,2022年下半年大规模投产。

本文引用地址:http://www.eepw.com.cn/article/202008/417699.htm

taijidian_500

在2020年度的全球技术论坛上,他们也提到了工艺,披露了工艺的性能提升信息。

外媒最新的报道显示,在介绍3nm的工艺时,重点提到了为人工智能和机器学习研发加速器的半导体厂商。台积电透露,用于加速机器学习的下一代智能处理单元(),将基于台积电的3nm工艺研发,越过工艺。

目前已经推出两代,第一代是Colossus Mk1 ,采用台积电的16nm工艺,集成236亿个晶体管;第二代是不久前推出的Colossus Mk2 IPU,采用的是台积电的7nm工艺,集成592亿个晶体管。

虽然台积电透露Graphcore下一代的IPU将基于台积电的3nm工艺研发,但并未透露具体的时间框架,也未提及Graphcore的任何策略信息。



关键词: 5nm 台积电 Graphcore IPU 3nm

评论


技术专区

关闭