X-FAB认证Cadence物理验证系统用于所有工艺节点

        2011年10月5日— 全球电子设计创新领先企业Cadence 设计系统公司 (NASDAQ: CDNS)，今天宣布顶尖的模拟/混合信号半导体应用晶圆厂X-FAB，已认证Cadence物理验证系统用于其大多数工艺技术。晶圆厂的认证意味着X-FAB已在其所有工艺节点中审核认可了Cadence物理实现系统的硅精确性，混合信号客户可利用其与Cadence Virtuoso和Encounter流程的紧密结合获得新功能与效率优势。

       “创造高级混合信号SoC意味着极大的挑战，”X-FAB首席技术官Jens Kosch博士说，“我们的客户希望抓住任何机会，简化开发流程，所以我们很高兴认证使用Cadence物理验证系统用于我们X-FAB的工艺技术。”

        Cadence物理验证系统提供了在晶体管、单元、模块和全芯片/SoC层面的设计中与最终签收设计规则检查（DRC）与版图对原理图（LVS）验证。它综合了业界标准的端到端数字与定制/模拟流程，有助于达成更高效的硅实现技术。

       “设计团队选择保持相同的设计、实现与验证环境，缩短周转时间并确保设计质量。此次认证意味着X-FAB客户能够充满信心地使用Cadence物理验证系统进行所有必要的物理验证，同时又不离开设计与实现的环境，以提升效率。”Cadence联合营销部主管John Murphy说，“我们与X-FAB紧密合作，解决其所有迫切的验证认证要求，满足并超越所有签收参数。这种与顶尖晶圆厂的深度合作是EDA360构想的关键组成部分。”

        通过将设计规则紧密结合到Cadence实现技术，设计团队可以在编辑时根据签收DRC验证进行检验，在其流程中更早地发现并修正错误，同时通过独立签收解决方案，帮助其在漫长的周期中节省时间，实现更快流片。Cadence与X-FAB继续紧密合作，为其混合信号客户提供经检验的签收验证方案。