首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence reality

cadence reality 文章 进入cadence reality技术社区

Cadence为复杂的FPGA/ASIC设计提高验证效率

  •   全球电子设计创新领先企业Cadence设计系统公司,今天宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology (UVM) 1.0业界标准的全面支持,600多种新功能扩展了指标驱动型验证(MDV)的范围,帮助工程师实现更快、更全面的验证闭合与硅实现。   
  • 关键字: Cadence  FPGA  

中芯国际采用Cadence公司 DFM 和低功耗硅技术

  •   全球电子设计创新领先企业Cadence设计系统公司,今天宣布中国最大的半导体晶圆厂中芯国际集成电路制造有限公司,已经将Cadence® Silicon Realization产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以Cadence Encounter Digital Implementation System为基础,两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的Silicon Realiza
  • 关键字: 中芯国际  Cadence  65纳米  

中芯国际采用Silicon Realization 技术构建其65纳米参考流程

  •   Cadence 设计系统公司12月6日宣布,中国最大的半导体晶圆厂中芯国际集成电路制造有限公司已经将CadenceR Silicon Realization 产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以 Cadence Encounter Digital Implementation System 为基础,两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的 Silicon Realization 流程。
  • 关键字: Cadence  晶圆  可制造性设计  

Cadence刘国军:65nm及以下芯片设计要破传统

  •   几年前,65nm芯片设计项目已经在中国陆续开展起来。中国芯片设计企业已逐步具备65nm芯片的设计能力。同时,由于65nm与以往更大特征尺寸的设计项目确实有很大不同,因此,对一些重要环节需要产业上下游共同关注。   关注一 如何确保IP质量   虽然IP问题与65nm芯片设计并不直接相关,由于他们的一些客户在实际设计项目中遇到的比较大的问题之一就是IP质量问题,因此应该引起业界的关注。   随着芯片设计采用更先进的工艺技术,芯片规模越来越大,对IP的需求越来越多。   目前不同IP来源,不同代工
  • 关键字: Cadence  芯片  65nm  

Cadence与ARM合作开发ARM优化型系统实现方案

  •   全球电子设计创新领先企业Cadence设计系统公司今天宣布拓展其与ARM的合作关系,为ARM处理器开发一个优化的系统实现解决方案,将实现端到端的流程,包括一个全套的可互用型工具、ARM® 处理器和实体IP、内置Linux到GDSII的方法学与服务。为了加快该解决方案的采用,Cadence将会提供完善的补充材料,如指南手册与学习材料,包括两本方法学参考书,并拓展服务、方法学与培训机构的生态系统。   “软件复杂性的不断攀升驱使系统成本的提升,业界领先企业需要联合起来,提供可靠而节约
  • 关键字: Cadence  电子设计  ARM  

国民技术选择Cadence作为先进工艺系统SOC设计的优选供应商

  •   全球电子设计创新领先企业Cadence设计系统公司今天宣布,中国领先的无工厂IC设计企业国民技术股份有限公司在对Cadence® Virtuoso®、Encounter®、以及系统级封装(SiP)技术进行了缜密的评估后,认为Cadence技术和方法学的强大组合,可帮助国民技术更好地实现在先进工艺条件下,复杂的系统级SOC的高品质设计。寄予这样的评估国民技术选择Cadence公司作为公司设计的EDA优选供应商,应用其EDA软件开发安全、通信电子市场尖端的系统级芯片(SoC)。 国
  • 关键字: Cadence  IC设计  Virtuoso  Encounter  

Cadence针对28纳米工艺为TSMC模拟/混合信号设计参考流程1.0版提供广泛支持

  •   全球电子设计创新领导厂商Cadence设计系统公司今天宣布,支持台湾积体电路制造股份有限公司 (以下简称TSMC) 模拟/混合信号(以下简称AMS)设计参考流程1.0版,以实现先进的28纳米工艺技术。Cadence与TSMC在这项全新设计参考流程上的合作,将可协助促进高级混合信号设计的上市时间,帮助降低在设计基础架构的多余投资,并提高投资回报率。   “与Cadence之间的合作伙伴关系,是客户实现高级模拟/混合信号设计成功不可或缺的一环,”TSMC设计方法与服务行销副处长T
  • 关键字: Cadence  28纳米  混合信号  

Cadence PCB设计仿真技术

  • Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器,并支持数字元件帮助解决几乎所有的设计挑战,从高频系统到低功耗IC设计,这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合,加速了上市时间
  • 关键字: Cadence  PCB  仿真技术    

Cadence使用最新开放型综合平台加快SoC实现,降低成本

  •   Cadence设计系统公司今天发布Cadence Open Integration Platform,该平台能够显著降低SoC开发成本,提高质量并加快生产进度。Cadence Open Integration Platform是支持其新一代应用驱动式开发的EDA360愿景的一个关键支柱,包含公司自身及其产业链参与者提供的面向集成而优化的IP、全新Cadence Integration Design Environment 以及按需集成服务。Cadence混合信号(模拟与数字)设计、验证与实现产品与解决
  • 关键字: Cadence  SoC  EDA  

Cadence推出验证计算平台加快系统开发时间并提高其质量

  •   全球电子设计创新领先企业Cadence设计系统公司今天公布了第一款全集成高性能验证计算平台,称为Palladium XP,它在一个统一的验证环境中综合了模拟(Simulation)、加速(Acceleration)与仿真(Emulation)。这种高度可扩展的Palladium XP验证计算平台是为了支持下一代设计而开发的,让设计与验证团队能够更快地完善他们的软硬件环境,在更短的时间内生产出更高质量的嵌入式系统。   Cadence® Palladium® XP 最高支持20亿门的设
  • 关键字: Cadence  EDA设计  验证计算平台  Palladium  

Cadence 发布 “盈利差距”战役蓝图

  •   在EDA360领域的全球领先企业Cadence设计系统公司 (NASDAQ: CDNS) 今日为半导体产业奠定了新视野——这就是EDA360。在面向系统设计与开发的应用驱动式方法概述中,Cadence向半导体与电子设计自动化(EDA)社区发起了应对威胁到电子行业活力且日益严峻的“盈利差距”的挑战。   EDA360于今晚在圣荷塞技术展览馆举办的一个展会中发布,根据其展望,系统与半导体公司正在经历一次跳跃式转型,这次转型的意义极为深远,即使最著名的公司都
  • 关键字: Cadence  EDA3  

海思半导体采用CADENCE混合信号和低功耗技术

  •   全球电子设计创新领先企业Cadence设计系统公司,今日宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其Cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso 定制设计技术扩展应用于其先进技术节点上的低功耗与混合信号流程。海思也采用了Cadence Encounter Conformal  ECO Designer应用于其工程变更单流程,帮助设计
  • 关键字: Cadence  混合信号  

芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效

  •   全球电子设计创新领先企业Cadence设计系统公司今天宣布,位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程,并为下一代数字消费和网络芯片提供了一个验证流程。   芯邦是一家领先的芯片供应商,其芯片的目标应用领域有数字音视频处理、移动存储、网络通信和消费电子等。 Cadence Incisive Xtreme III 系统以及Incisive Enterprise Simulator的部署,使芯邦的
  • 关键字: Cadence  IC设计  Xtreme   

中芯国际采用 Cadence DFM解决方案

  •   今天宣布,中芯国际集成电路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer,从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。Cadence Litho Electrical Analyzer -- 半导体行业第一个用于各大领先半导体公司从90到40纳米生产中的DFM电气解决方案 -- 与 Cadence Litho Physical Analyzer 结合,形成了一个
  • 关键字: 中芯国际  65纳米  45纳米  Cadence  

Cadence推出IEV 带来形式分析与仿真引擎双重动力

  •   全球电子设计创新领先企业Cadence设计系统公司今天在CDNLive! Silicon Valley上推出了Cadence Incisive Enterprise Verifier (IEV)。它是一个整合式验证解决方案,可通过形式分析和仿真引擎的双重作用,带来独特和全新的功能。 IEV可帮助设计和验证工程师发现深藏的边角情形(corner-case)bug,能测试到单独使用形式或仿真引擎漏掉的隐蔽的覆盖点。 IEV通过更快建立设计和更快发现bug,可提高生产效率;通过产生更多指标提高可预测性,可促
  • 关键字: Cadence  仿真  IEV  
共363条 17/25 |‹ « 15 16 17 18 19 20 21 22 23 24 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473