假设先进制造公司和设计公司发生了捆绑

　　问：如何降低成本呢?

　　答：成本肯定得下降。从0.13微米到22纳米，随着线宽变细，其实每一个逻辑门的成本下降空间是在逐渐缩小。例如，从0.13微米到90纳米还有33.6%的成本，90纳米到65纳米还有25%的成本，但是从32纳米到22纳米大概只有3.3%。其他地方成本一增加，你这点成本优势就没了，即基本到22纳米以后所谓的成本下降大概很难。

　　成本很难下降的理由还很多，首先制造厂的成本非常高昂。达到规模平衡的一个厂的成本，32纳米大概要花50~70亿美元，22纳米要花80~100亿美元，16纳米要花120~ 150美元。

　　而且在生产过程中成本也是非常可怕的，65纳米时，大概九百个工序就可以完成，到22纳米要达到两千个工序。

　　而设计企业非常关注的mask(掩膜)钱也是不得了，32到48纳米时候大概400万美元，20/22纳米大概800万美元，到16/14纳米时候就到1200万美元。

　　另外是功耗的问题。功耗问题已逼迫我们不得不考虑全新的架构。在上世纪80年代的时候已经经历过这样的变化，那时候从双极跳到CMOS。那现在从CMOS该往哪儿跳呢?我们必须要产出新的器件了!看看平面体硅CMOS发展，我们认为它基本上会停在20/22纳米。

　　而从90纳米发展到32纳米的过程中，英特尔的技术路线非常清楚，用了一代代的应力硅，但到高K应力硅时走不下去了，必须要换新的。原因不在于要找到一种新的东西，而在于怎样才能找到一个价格又好，而且可以制造的器件。

　　FinFET的出现将彻底改变业界的发展

　　问：英特尔有没有找到好方法呢?

　　答：找到了，就是英特尔的TriGate(业界通常称为FinFET，三栅极晶体管)。英特尔花了八年时间研制出FinFET，于2011年推出，并宣称在2012年第四季度会有25%产品用到FinFET。

　　问：FinFETE有何优势呢?

　　答：32纳米的平面工艺要达到较好的性能的话，需要较高的功率电压，因此功耗自然就上去了。但是22纳米的FinFET相比32纳米的平面工艺，工作电压可降低0.2V，这就意味着成本大概差不多(略微低一点)，但是FinFET有更快的速度和更低的工作电压，而且漏电流还小。这对移动通讯最有用，因为功耗低。

　　另外，随着技术的发展和投资的不断增加，实际上foundry(代工厂)的可用性一直在下降。90纳米时，大概有一二十家可以用，65纳米少了一点儿，45纳米更少了，32纳米又少了，到22纳米时已经低于十家了，现在到14/16纳米的大概只有三家——英特尔、三星和TSMC(台积电)。其他企业很难做，因为太昂贵了。

　　但如果没有其他的foundry来加入14/16纳米制造阵营，我们的设计企业大概会遇到很大麻烦——你没得可选。而且还不仅如此，因为随着工艺难度的加大，每个foundry可以支持的设计厂家数量在减少，比如在40纳米时，大概一个厂还可以同时支持40~50个设计，但是到14纳米时，一次只能支持5~8个，因为要花很多精力去调整，工艺和设计之间的紧密耦合已经使foundry没法同时支持很多。因此未来将只有少数的芯片厂商(chip maker)可以支持得起这样的研发，当然更少的企业能够去制造。因此，我们就看到从高通等fabless(芯片设计公司)角度去看这个挑战在哪儿了。Fabless公司有个弱点，就是强烈地依赖于制造。

　　本土企业的策略

　　问：两家真联手了，我们该怎么办?

　　答：我也想不下去了!高通如果跟英特尔合作，高通就可以借助世界最先进的制造厂，开发出更高性能、更低功耗的SoC。而这种SoC比起竞争对手的产品有太多的优势，基本上可以说是现在的企业没法战胜的。而英特尔还可以借用这件事情，非直接地进入所谓Foundry业务领域。

　　我们知道谁有客户，谁就有钱赚，谁赚到钱就能进一步发展更先进的技术。所以英特尔具备了更强的实力来继续发展下一代的工艺技术。这时，其他移动通讯的SoC制造商就很难了。所以这不是一件好事，是很严峻的形势。

　　问：您对本土设计公司有何建议呢?

　　答：请我们的制造企业能够尽快赶上英特尔;请我们的设计企业尽快提升自己的设计技术，能够跟高通看齐。同时一定要通过创新来找到一个所谓完全断代性的技术。

　　希望我的假设是完全没用的!