台积电 1.6nm，2026 年量产

近日，台积电在其欧洲开放创新平台论坛上宣布，计划在 2025 年末开始大规模量产 N2 工艺，A16（1.6nm 级）工艺则预计在 2026 年末投产。公司表示，先进工艺的开发正按路线图推进，未来几年基本保持不变。

新的生产节点采用台积电的超级电源轨（SPR）背面供电网络（BSPDN），可实现增强的供电，将所有电源通过芯片背面传输，并提高晶体管密度。但是，虽然 BSPDN 解决了一些问题，但它也带来了其他挑战，因此需要额外的设计工作。

从 2025 年末到 2026 年末，N2P、N2X 和 A16 将陆续推出，不会同时出现，但都会在 2026 年年底前为大批量生产做好准备。这些技术有许多相似之处，包括采用 GAA 架构的晶体管以及高性能金属-绝缘体-金属电容器。

A16 工艺还将结合台积电的超级电轨架构，即背部供电技术。这可以释放出更多的布局空间，提升逻辑密度和效能，适用于具有复杂信号及密集供电网络的高性能计算产品。与 N2P 工艺相比，A16 在相同工作电压下速度快了 8-10%，或在相同速度下功耗降低 15-20%，同时密度提高至原来的 1.1 倍。

台积电设计解决方案探索和技术基准测试部门总监 Ken Wang 表示，从架构上讲，A16 晶体管与 N2 晶体管相似。这简化了从 N2 迁移到该工艺技术的过程。

「从 N2P 到 A16 的逻辑布局迁移实际上非常简单，因为单元结构和大多数布局模式都完全相同，」Ken Wang 说。「因此，除了保持相同的正面结构外，A16 的优点还在于它继承了 N2 设备宽度调制的 NanoFlex 功能，以实现最大驱动强度。」

台积电的超级电源轨通过专门的接触器将背面供电网络直接连接到每个晶体管的源极和漏极，从而最大限度地缩短了导线长度和电阻，以最大限度地提高性能和功率效率。从生产角度来看，这种实现是最复杂的 BSPDN 设计之一，其复杂性超过英特尔的 PowerVia。

然而，先进的 BSPDN 实现也意味着芯片设计人员必须完全重新设计他们的供电网络，以新的方式进行布线，因此，应用新的布局和布线策略，这是意料之中的。此外，他们还必须进行一些热缓解，因为芯片的热点现在将位于一组导线下方，使散热更加困难。

设计带有背面 PDN 的芯片本质上意味着采用新的实现方法，因为许多事情都在发生变化，包括设计流程本身。Ken Wang 提到了使用新的热感知布局和布线软件、新的时钟树构造、不同的 IR-Drop 分析、不同的功率域和不同的热分析签核等。

考虑到新的实施流程，需要新版本的 EDA 工具和仿真软件。由于 A16 类似于台积电 N2 的节点，因此许多事情都已准备就绪，尽管 Cadence 和新思科技（Synopsy）等领先 EDA 制造商仅推出了「pre-0.5 版本」工具。

「A16 是一种适合复杂路线和高密度 PDN 设计的技术，」Ken Wang 说。「然而，它也带来了新的挑战，因此需要额外的设计工作。我们的背面接触 VB 也需要认真完成硅验证。与此同时，我们有一个全面的 A16 EDA 支持计划，该计划正在进行中，我们将继续更新 A16 EDA 状态。」

值得注意的是，A16 工艺未出先火，已经获得多方预定。此前有消息称，OpenAI 将采用台积电最先进 A16 工艺制程，即 1.6nm 定制芯片，专为 Sora 打造。根据规划，OpenAI 的 ASIC 芯片预计将陆续在台积电 3 纳米和后续 A16 制程中投片生产。

作为目前披露的最先进制程，A16 也是台积电迈向埃米级的第一步，预计 2026 年下半年开始量产，2027 年上市。相比之下，英特尔和三星的同级别工艺——14A 和 SF 1.4，预计要到 2027 年才能量产。

而且不同于英特尔，台积电曾表示，ASML 最新的 High-NA EUV 光刻机并不是是生产 A16 工艺芯片所必需的。据悉，High-NA EUV 光刻机每台的成本达 3.8 亿美元以上

但值得注意的是，A16 的 BSPDN 工艺较为复杂且被台积电宣称为「世界首创」，目前还没有人正在大规模生产，因此这份计划仍有很大的变化空间。