半导体制造：又逢更新换代时

　　环保意识的提升，首当其冲的就是对各种电子产品能效指标的愈加严格，功耗管理及其对系统成本和性能的影响是当前电子系统设计人员和制造商所首要关注的问题。随着竞争日益激烈，尽力降低功耗、加强对热耗散的有效管理、并同时在由价格和性能驱动的功能方面保持领先等更加不可或缺。与众多先进电源管理方案实现降低系统功耗相比，制程工艺的进步才是提升性能和降低功耗最根本的办法，转向更高制程无疑是提升半导体产品性能功耗比和市场竞争力最直接有效的办法。

　　市场研究机构Gartner Dataquest产业分析师Kay-Yang Tan表示，过去数十年来，集成器件制造商(IDM)在工艺技术及服务的创新方面扮演领航者的角色，未来也将继续在新世代产品的开发上扮演重要的角色。专业集成电路制造服务领域所产出芯片的市场销售金额占全球半导体业的比例已从1998年的9.2%增加到2009的28.1%。

　　经历过经济危机的洗礼之后，半导体市场从2009年下半年开始强力反弹，在这样的市场大环境推动下，2010年又将迎来一个制程工艺全面革新换代的年份。2009年，Intel已经迈入了32nm时代，今年领先的几大代工厂商均已经宣布开始量产32nm的博弈。TSMC(台积电)、IBM联盟以及三星都已经在2009年公开了自己2010年的工艺革新计划，只是，这次三大代工阵营似乎如商量好般直接发布自己的28nm工艺，而跳过了32nm这个主节点。

　　代工厂的进程

　　28nm工艺是目前几大主流Foundry(代工厂)提供的新一代工艺节点，代工界龙头TSMC计划于2010年第三季与第四季依序推出28LP 低耗电及28HP高效能的工艺以满足客户的需求，并且于2011年第一季再推出28HPL 高效能低耗电的后续工艺。一般而言，大规模的生产时程会于推出半年后开始。TSMC将同时提供客户高介电层/金属栅(HKMG，High-k Metal Gate)及氮氧化硅(SiON，Silicon Oxynitride)两种材料选择，与40nm工艺相较，栅密度更高、速度更快、功耗更少。TSMC负责研发的资深副总蒋尚义博士介绍，之所以选择跳过32nm，是因为工艺都是基于服务客户的需求。 相较于32nm，28nm的栅密度显然更高许多。同时考虑到客户在高效能对于速度以及无线移动通讯对于低耗电方面的要求分别推出以HKMG栅极工艺的28HP以及延续SiON闸极介电材料的28LP，相信会给客户带来更多在效能，耗电及成本方面的效益。

　　TSMC的HKMG用于28HP高效能是全新的工艺，与40nm相较在相同漏电基础上有50%的速度提升，相同速度基础上漏电亦有大约50%的降低。HKMG的工艺成本会增加，但是TSMC在每一代的工艺都会给客户尽可能高的性价比。TSMC的28nm HKMG比一般32nm有更高的栅密度、更快的速度、更低的耗电，同时HKMG更进一步降低了栅极的漏电。尽管也有竞争对手同时有采用Gate first的工艺，但是这种单一金属材料很难同时让NMOS、 PMOS 达到功能的匹配。TSMC使用不同的金属材料使得NMOS、PMOS在功能的匹配及Vt调整上都能达到要求。

　　从设计角度，蒋尚义博士介绍，28nm与现在的45(40)nm这代工艺相比存在全新挑战。 TSMC在45(40)nm 采用了部分的设计准则限制(Restricted Design Rule)，但是到28nm设计准则限制的范围更加扩大;另外提取和仿真(extraction and simulation)需要处理更多的数据。为了应对这些挑战，TSMC和客户以及设计伙伴间对每个产品都必须更早及更紧密地联系及合作。

　　为了提高合作的效能，TSMC为了先进工艺推出多项EDA技术档案。包括可互通的制程设计套件(iPDK)、制程设计规则检查(iDRC)、集成电路布局与电路图对比 (iLVS)，及制程电容电阻抽取模块 (iRCX)，其中iRCX就是为28nm推出的。

　　与前一代工艺比较，为了依然能够达到让新工艺有大约2倍的栅密度(gate density)，TSMC的28nm 在线路布局方面有新的要求。同样地，将来更新工艺如 22/20nm在design rule(设计准则)方面会有许多新的要求与限制以达到栅密度倍增的要求。将来可以预见的是客户会更紧密地与晶圆代工伙伴合作以提前应对许多在制程工艺以及设计上更多的挑战，以达到上市以及上量的目标。