UCIe IP 子系统支持 36G 芯片间数据速率

Alphawave Semi 公司宣布其 UCIe IP 子系统在 TSMC N2 工艺上成功流片，支持 36G 芯片间数据传输速率。该 IP 与 TSMC 的 Chip-on-Wafer-on-Substrate (CoWoS)先进封装技术完全集成，为下一代芯片 let 架构解锁了突破性的带宽密度和可扩展性。

这一里程碑，基于 Alphawave Semi 最近发布的 AI 平台，展示了其支持未来异构 SoC 和扩展超大规模 AI 和 HPC 工作负载的能力。通过这次流片，Alphawave Semi 成为首批在 2nm 纳米片技术上实现 UCIe 连接的公司之一，标志着开放芯片 let 生态系统迈出了重要一步。

“我们的 36G 子系统验证了新一代高密度、低功耗芯片 let 连接，并为 64G UCIe 及更高性能铺平了道路——这对于 AI 和高基数网络应用至关重要，”Alphawave Semi 定制硅和 IP 业务高级副总裁兼总经理 Mohit Gupta 表示。

UCIe IP 子系统提供 36G 性能，具有 11.8 Tbps/mm 带宽密度，超低功耗和延迟，以及高级功能，如每通道实时健康监测和全面的可测试性。符合 UCIe 2.0 标准，该子系统支持多种协议，包括 PCIe、CXL、AXI、CHI 等，使用 Alphawave Semi 高度可配置和高效的 D2D 控制器。

Alphawave Semi 正在推进关键生态系统合作，以实现突破性技术，利用基于 D2D 的开芯片互操作性，为行业推动更广泛的 AI 连接平台。

“我们与 Alphawave Semi 的最新合作突显了我们共同致力于通过充分利用台积电先进工艺和封装技术的性能与能效优势，推动高性能计算发展的承诺，”台积电先进技术业务发展总监 Yuan Lipen 表示。“这一里程碑展示了与我们的开放创新平台®（OIP）合作伙伴如 Alphawave Semi 紧密合作，能够快速交付先进接口 IP 和定制硅解决方案，以满足人工智能和云基础设施日益增长的需求。”

Alphawave Semi 正在执行其下一代 UCIe 的交付计划，支持 64G UCIe，赋能人工智能和 HPC 客户在快速发展的芯片驱动领域保持领先。