EUV的未来看起来更加光明

对支持一切 AI 的先进节点芯片的需求迅速增长，这给该行业满足需求的能力带来了压力。

从为大型语言模型提供支持的超大规模数据中心，到智能手机、物联网设备和自主系统中的边缘 AI，对尖端半导体的需求正在加速。但制造这些芯片在很大程度上依赖于极紫外 （EUV） 光刻技术，这已成为扩大生产规模的最大障碍之一。自 2019 年第一批商用 EUV 芯片下线以来，设备、掩模生成和光刻胶技术的稳步改进使该技术稳定下来。但是，虽然良率正在提高，但它们仍然落后于更成熟的光刻技术。

工艺稳定性需要时刻保持警惕和微调。就 EUV 而言，它还需要在发电、设备和耗材方面进行大量投资。今天，这些成本仍然是广泛采用的障碍。但该行业并没有停滞不前。密集的研发工作正在进行中，从新型光刻胶材料和更坚固的光源到先进的掩模写入器和复杂的 AI 驱动过程控制，无所不包。

“晶圆厂的生产力取决于多种因素——吞吐量、工艺效率和准确的模型传输，”Irresistible Materials 首席执行官 Dinesh Bettadapur 说。“减少曝光剂量、提高光刻胶敏感性和最大限度地减少缺陷都是使 EUV 在规模上更具成本效益的关键因素。”

AI 需求曲线转向垂直
对先进节点半导体的需求不断增长正在重塑该行业。AI 工作负载、高带宽内存 （HBM） 以及下一代移动和计算设备都在推动向更精细的工艺节点转变。每次迭代都需要使用 EUV 的更复杂的制造技术，高 NA EUV 成为 1.8nm 及以下大批量生产的唯一可行途径。

AI 加速器、大规模 GPU 和高性能 CPU 需要越来越小的晶体管，以最大限度地提高功率效率和计算密度。Nvidia、AMD 和 Intel 的领先 AI 芯片已经依赖于 EUV 制造的 5nm 和 3nm 工艺节点，向 2nm 全环绕栅极 （GAA） 晶体管的转变将进一步增加对 EUV 功能的需求。

HBM 生产的某些方面也是如此，三星、美光和 SK 海力士正在选择性地部署 EUV，主要用于逻辑和外围电路，而不是存储单元阵列本身。虽然 EUV 有助于提高 HBM 堆栈的密度和图形化精度，但深紫外 （DUV） 光刻技术仍然是内核存储器层的主要优势。然而，随着 AI 工作负载的扩展，对超高带宽内存的需求将扩大以匹配，这使得支持 EUV 的 HBM 组件变得越来越重要。

“如果你要制造晶体管数量非常多的器件，那么你就要用尽可能小的特征来做，”HJL Lithography 的首席平版印刷师 Harry Levinson 说。“EUV 市场将是晶体管数量最多的芯片。当然，被认为是'高'的标准会随着时间的推移而变化，但 AI 加速器、GPU 和移动处理器今天都在突破这些极限。

除了 AI 和 HBM 之外，用于 5G、自主系统和边缘计算的下一代逻辑器件也将需要 EUV 在某些关键层的分辨率优势。根本挑战在于，虽然对 AI 芯片的需求呈指数级增长，但能够生产基于 EUV 的芯片的晶圆厂数量仍然有限。

如今，只有五家半导体制造商在大批量生产中使用 EUV，即 TSMC、Samsung、Intel、SK hynix 和 Micron。这些公司共同生产所有 5nm 逻辑和存储器件，将 EUV 能力集中在少数公司内。

日本的 Rapidus 现在正在成为该市场的第六家参与者。该财团由八名成员组成，包括丰田、索尼、三菱日联银行、NTT、电装、铠侠、NEC 和软银，在其位于日本北海道的 IIM-1 工厂安装了 ASML 的 NXE：3800E EUV 扫描仪，并计划于 2027 年开始大批量生产。

尽管如此，EUV 的机会仍然有限。“真正的问题不是 EUV 是否有效——它确实有效，”Synopsys 首席工程师 Larry Melvin 说。“挑战在于，最大参与者以外的晶圆厂能否证明成本的合理性。掩模技术、光刻胶化学和扫描仪效率的每一次改进都会有所帮助，但如果不从根本上减少设备和运营费用，EUV 将仍然仅限于少数人。

对先进节点芯片不断增长的需求已经超过了 EUV 的产能，而 ASML 正在努力跟上订单。台积电在亚利桑那州的晶圆厂、英特尔在美国和爱尔兰的扩张以及三星在德克萨斯州的代工项目都需要更多的 EUV 产能，以满足其今明两年的大批量制造目标。这些扩张将进一步加剧供需差距。

预计 AI 芯片市场在未来 5 到 7 年内将增长到目前规模的至少 10 倍。[1,2,3] 台积电的 2nm 工艺订单已经积压，将持续到 2026 年。[4]

EUV 设备瓶颈
ASML 是 EUV 扫描仪的唯一供应商，一直在竞相满足需求，但多年的积压继续限制了新 EUV 生产线的扩张。该公司最先进的工具，如 NXE：3800E 和即将推出的 EXE：5000 高数值孔径系统，已经提前数年分配给领先的半导体制造商。随着对 AI 芯片、HBM 和高级移动处理器的需求呈指数级增长，现有的 EUV 生产线面临着提高吞吐量、良率和整体效率的巨大压力，以弥补该行业受限的扩展能力。

政府支持的研究中心正在介入，帮助弥合差距。比利时的 imec 和纽约州奥尔巴尼的 CHIPS 法案资助的 EUV 加速器等设施专注于推动 EUV 掩模技术、工艺控制和光刻胶化学向前发展，以提高良率并降低每片晶圆的成本。Imec 在测试和验证下一代掩模材料方面发挥了核心作用，这些材料可以提高特征分辨率，同时减少随机缺陷。

EUV 加速器由 8.25 亿美元的联邦投资支持，正在美国采取类似的方法，提供尖端 EUV 工具和研究平台，以加速可制造性和行业采用。这些努力，结合私营部门的研发，正在针对继续使 EUV 成为昂贵且复杂过程的关键技术障碍。

由于访问和成本限制了 EUV 访问，许多运营在领先优势以下的晶圆厂正在转向创造性的光刻策略以保持竞争力。混合光刻技术 — EUV 仅用于最关键的层，而 193nm ArF、ArF 浸没式和 KrF （248nm） 扫描仪处理要求较低的特征 — 已成为标准。多种图形化技术，例如双重和四重图形化，已经将 DUV 的范围扩展到了其初始功能之外，使晶圆厂能够生产更小的特征尺寸，而无需进行 EUV 投资。此外，一些公司正在探索针对特定层的纳米压印光刻 （NIL） 和自组装图案化，这些技术可以提供成本或分辨率优势。

Levinson 表示：“尽管先进节点的关键层广泛采用 EUV 光刻技术，但 248nm 和 193nm 光刻技术继续被广泛使用，甚至在前沿，用于非关键逻辑层、NAND 闪存以及通过多重图形化的一些紧间距层。“工艺控制和掩模技术的创新使 DUV 仍然是许多层的可行选择，为晶圆厂提供了一种经济高效的方式来扩展现有工具，而不是将所有内容都过渡到 EUV。”

展望未来，EUV 和高 NA EUV 无疑将推动先进节点半导体制造，但即使 EUV 技术达到需要更广泛行业采用的成本和技术改进门槛，替代光刻方法仍将继续发挥关键作用。

EUV 光刻技术中最持久的技术挑战之一是掩模基础设施。与使用透射掩模的传统深紫外 （DUV） 光刻技术不同，EUV 掩模是反射性的，这是一个根本性的转变，引入了许多新的故障模式。即使是微小的缺陷也会使反射光变形，并导致灾难性的图形化失败，从而推高缺陷率并降低良率。

为了缓解这些问题，研究人员正在改进多光束掩模写入器、高透明度薄膜，并推动无缺陷掩模坯料的发展。多束电子束掩模写入技术已经通过减少创建高精度、无缺陷掩模所需的时间而产生了重大影响。传统的单光束掩模写入器速度慢且容易出现图案错误，但多光束系统使用数千个平行电子束来加速生产，同时保持亚纳米级精度。

口罩上的保护层 Pellicle 技术也取得了重大改进。早期的 EUV 薄膜非常脆弱，传输效率低，降低了扫描仪的生产率。新的碳基薄膜显著提高了热稳定性和透射率，延长了掩模的使用寿命而不会降解。反过来，这减少了频繁更换口罩的需求，这是一个昂贵且耗时的过程。此外，它还提高了晶圆间的一致性。

“大部分成本（每个掩模坯约 100,000 美元）是由良率驱动的，”Levinson 说。“产量一直在提高，但价格仍然很高，因为毛坯制造商正在大力投资增加制造能力以满足客户需求。在某个时候，这将随着当前的客户群而饱和。但就目前而言，成本仍然很高。

掩模耐久性、图形保真度和整体缺陷控制方面的这些进步帮助晶圆厂将 EUV 良率推向更成熟的 DUV 技术，使其更接近平局，但掩模成本仍然是一个沉重的财务负担。该行业正在积极努力应对这些经济挑战以及技术挑战。

材料进步
光刻胶材料仍然是实现 EUV 光刻的高产量和工艺稳定性的关键挑战。几十年来，化学扩增光刻胶 （CAR） 一直是行业标准，但先进节点的酸扩散和随机缺陷限制了它们满足下一代半导体制造严格要求的能力。

“我们正处于一个非常困难的时刻，因为光刻胶分子的大小现在只是特征尺寸的很大一部分，”独立光刻专家 Harry Levinson 说。“你不能只是把一种化学品换成另一种化学品。应对这一挑战还需要每平方厘米有更多的光子来对抗光子散粒噪声，这是一个基本的物理约束。

随着特征尺寸的进一步缩小，需要新的方法来提高分辨率，降低线边粗糙度 （LER），并在保持工艺稳定性的同时提高灵敏度。但是，这些因素之间的权衡带来了持续的工程挑战。

“同时提供分辨率、线边缘粗糙度和灵敏度是一项真正的挑战，”Lam Research 副总裁 Rich Wise 说。“您经常会看到结果只关注 2 个，而忽略了 3 个，这可能会降低扫描仪的工作效率。”

为了克服 CAR 的局限性，该行业正在探索几种替代光刻胶平台。一种选择是金属氧化物光刻胶 （MOR），它在 EUV 波长下提供强吸收，并在较低厚度下提供更高的对比度。然而，传统的 MOR 可能对工艺条件高度敏感，并且需要更高的剂量，从而带来产量和通量挑战。

Lam 推出了其 Aether 干式光刻胶技术，该技术使用气相沉积而不是旋涂来应用 MOR。这增强了过程控制，减少了随机变异性，提高了光子吸收效率，最终降低了剂量要求，提高了更细间距的图形化分辨率。

“虽然 EUV 扫描仪的功能、可靠性和数值孔径方面取得了令人鼓舞的进步，但光刻胶已成为推进直接打印 EUV 的限制因素，”Wise 在 Semicon Korea 的一次演讲中说。“目前的旋涂光刻胶难以满足先进技术节点大批量制造 （HVM） 所需的严格灵敏度、分辨率和缺陷率要求。”

另一种方法是由 Irresistible Materials 开发的多触发光刻胶 （MTR） 平台。MTR 使用的分子比现有聚合物小大约 10 倍，因此可以实现更小的特征尺寸和更高的分辨率。与 CAR 不同，MTR 采用受控催化过程，可最大限度地减少酸扩散，同时保持高光子吸收和灵敏度。

“对 EUV 的要求非常苛刻，以至于没有一种光刻胶配方或工艺可以完全满足不同器件类型和层的不同需求，”Bettadapur 说。“工艺兼容性、延迟容忍度和线宽粗糙度仍然是需要不断改进的领域。”

MOR 和 MTR 都有优势，但它们也具有晶圆厂必须解决的独特工艺敏感性。

“光刻胶类型面临不同的挑战，”Brewer Science 的高级技术专家 Douglas Guerrero 说。“对于化学放大的光刻胶，降低焦深 （DOF） 将需要更薄的薄膜。随着薄膜变薄，对比度将低于当前的光刻胶，同时增加粗糙度。金属氧化物光刻胶即使在较低的厚度下也具有良好的对比度。它显示出良好的分辨率能力，但对过程的敏感性是一个控制挑战。

除了分辨率和 LER 之外，缺陷率仍然是一个关键问题，直接影响 EUV 在大批量制造中的生存能力。光刻胶中的微小缺陷也可能导致图形化失败、良率损失和成本增加。

“缺陷率是一个需要优化和控制的重要参数，以确保工艺可扩展性和引入设备制造，”Brewer Science 业务开发经理 Daniel Soden 说。“良好的光刻性能是关键，但缺陷率需要保持低且稳定，以确保高工艺良率并充分实现 EUV 光刻的优势。”

对更低缺陷率的追求推动了材料纯化和过滤技术的进步，但随着底层从 25 至 30nm 收缩到仅 1 至 10nm，聚合物设计和添加剂功能变得比以往任何时候都更加重要。从长远来看，抵制创新将需要材料科学的根本性转变。

“我们需要分子水平的控制，”Guerrero 说。“我们正在接近不超过几百个分子厚度的薄膜，其中每个原子都很重要并有助于材料的特性。Bulk 行为将不再对整体材料特性产生影响。分子设计和定位需要具有埃级精度。

随着半导体制造商过渡到高 NA EUV，这些材料限制将变得更加明显，需要新型光刻胶和底层来突破分子工程的界限。虽然目前没有单一的光刻胶平台满足所有 EUV 要求，但 CAR、MOR、MTR 和干光刻胶的持续进步代表了解决 EUV 最紧迫材料挑战的多种途径。

AI 工艺控制
除了掩模和光刻胶的物理改进外，晶圆厂还越来越依赖 AI 和机器学习来优化工艺控制、缺陷检测和良率提高。Tignis 和 Synopsys 等公司处于集成 AI 驱动型计量工具的最前沿，这些工具可以实时分析过程可变性并校正影响良率的可变性。

“先进光刻技术有 1,000 多个设备和工艺参数，需要对其进行表征和监控以获得质量结果，”Tignis 解决方案工程总监 Boyd Finlay 说。“我们的自动化一键式关联引擎已被证明可以显示多层变量，因为它们会影响 CD 以及其他感兴趣的响应因子。然后，这些复杂的数据关系会自动整合到我们的低代码语言（数字孪生查询语言或 DTQL）算法中，这些算法可以安排用于基于 AI 的过程监控和控制策略。

这些 AI 驱动的系统使晶圆厂能够根据实时数据动态调整扫描仪参数，优化曝光剂量、对准公差和光刻胶烘烤条件，以减少变化。在数千个晶圆上训练的机器学习模型可以识别随机缺陷的趋势，并在它们导致代价高昂的良率损失之前提出纠正措施。

Finlay 说：“这加快了 EUV 开发学习周期，实现了一次成功的图案化，同时为我们的客户提供了快速的按需故障排除。“我们的解决方案还可以优化多步骤工艺，例如光刻和蚀刻，将 AI 的优势扩展到单一工艺之外，以改善叠加错误等工艺问题。”

随着 EUV 采用的规模扩大，AI 驱动的过程控制将成为成功最大限度地提高扫描仪吞吐量的晶圆厂与努力应对持续可变性的晶圆厂之间的关键差异化因素。

扩展 EUV
的途径 EUV 的最大成本驱动因素之一是光源。EUV 光刻技术依靠高能激光源产生波长为 13.5 nm 的极紫外光。众所周知，这些光源效率低下，大部分能量在到达晶圆之前就损失了。

ASML 最新一代扫描仪每个系统消耗数百千瓦，这意味着巨大的运营成本。虽然已经实现了一些功耗改进，但要使 EUV 成为二线晶圆厂的可行选择，还需要进一步的进展。

“可能需要一个变电站来为 EUV 扫描仪群供电，”Synopsys 的 Melvin 说。“EUV 曝光拍摄过去需要大约 100 kW 的能量。这种情况已经有所改善，但电源效率仍然是一个主要问题。

这在很大程度上是由于 EUV 扫描仪包含 6 个镜子。“光路中的镜子越多，损失的能量就越多，”Melvin 说。“每个镜子吸收了大约 40% 的穿过它的光，因此当它到达晶圆时，只剩下一小部分原始能量。”

劳伦斯利弗莫尔国家实验室 （LLNL） 的研究人员正在探索可以显著提高 EUV 功率效率的替代激光驱动等离子体源。他们的工作旨在减少产生 EUV 光子所需的能量，从而降低每片晶圆的成本，同时保持吞吐量。此外，高亮度激光源可以在未来实现更紧凑、更具成本效益的 EUV 工具。

“EUV 光刻技术已经突破了现有激光驱动等离子体源的极限，寻找提高转换效率和可扩展性的方法至关重要，”LLNL 先进光子技术小组负责人 Brendan Reagan 说。

LLNL 正在开发二极管泵浦固体激光器 （DPSSL），而不是使用传统的 CO2 激光器来产生 EUV 光所需的等离子体，这种激光器可提供更高的电效率和更低的整体功耗。这些激光器在较短的红外波长下工作，提高了产生 EUV 光的锡滴的吸收率，从而提高了光子转换效率。

“虽然 CO2 驱动的 EUV 源为该行业提供了良好的服务，但它们本质上效率低下，电光转换效率仅为个位数百分比，”里根说。“我们相信铥基系统的效率可以提高 5 到 10 倍，从而显著减少能源浪费，同时保持大批量光刻所需的功率水平。”

通过优化这一过程，LLNL 的方法可以降低能源成本和散热，从而有可能实现更紧凑和模块化的 EUV 系统。从理论上讲，来自 DPSSL 的低能量脉冲还可以减少薄膜上的热应力，延长其使用寿命并降低掩模污染事件的频率。但是，对薄膜耐久性的影响还取决于扫描仪内部的峰值脉冲能量、重复频率和散热动力学等因素。这些领域仍需进一步研究。

“从概念验证转向工业解决方案需要克服几个障碍，包括集成到现有的 EUV 源设计中，”LLNL 高强度激光驱动源负责人 Jackson Williams 说。半导体行业厌恶风险是可以理解的，因此任何新的激光源都必须与现有的 EUV 步进光学元件和基础设施无缝集成。使用不同的激光器前端，同时保持大部分现有 EUV 系统不变的能力，可以使这种过渡更加可行。

与此同时，冲绳科学技术研究所 （OIST） 正在采取不同的方法，研究提高扫描仪本身光子利用率的方法。其研究针对反射镜系统中的光学损耗，该系统目前吸收了很大一部分可用的 EUV 能量。通过优化镜面涂层和减少光学像差，研究人员希望增加到达晶圆的光百分比，从而提高工具效率并缩短曝光时间。

将 EUV 扩展到领先晶圆厂
之外 为了使 EUV 的规模扩展到世界上最大的芯片制造商之外，需要替代商业模式和基础设施战略来克服高昂的实施成本。

“这不仅仅是曝光工具，”莱文森说。“你必须投资生产线上的所有其他设备，例如用于口罩检查的设备，这使其成为一个重大的财务风险。”

最后，imec 和 CHIPS 法案资助的 EUV 加速器等研究中心的共享 EUV 基础设施可以提供一种协作的商业化方法。将这些工作扩展到研发之外，并扩展到生产合作伙伴关系，可以使无晶圆厂半导体公司和小型代工厂获得 EUV 技术，而无需承担专用 EUV 生产线的全部成本负担。

“需要一个类似于小芯片的策略来为 EUV 的后续采用者实现这一目标，”Melvin 说。“对于专门生产集成到多个最终产品中的 I/O 小芯片和内存小芯片的晶圆厂来说，可能会有一个强大的市场，而不是每个晶圆厂都试图证明全节点 EUV 采用的合理性。”

这些模型中的每一种都代表了扩大 EUV 采用的潜在解决方案，但都取决于降低成本、过程控制和基础设施开发方面的持续进步。对基于 EUV 的芯片的需求只会加速，该技术能否扩展到行业最大的参与者之外，将决定半导体制造的下一阶段。

结论
EUV 光刻技术的未来之路取决于不断增长的需求与行业的扩展能力之间的竞争。下一代先进节点处理器将为 AI 驱动的数据中心、自治系统和高带宽计算提供动力，将制造能力推向极限。满足这一需求需要的不仅仅是渐进式的改进。EUV 的部署和访问方式将发生根本性转变。扩大 EUV 工具的供应、提高成本效率以及开发掩模生产和过程控制的创新方法，将决定该技术在行业最大参与者之外的广泛采用。

为了跟上步伐，该行业必须加快光刻胶材料的突破，改进高良率工艺控制，并突破节能光源的界限。推动 EUV 的广泛采用还需要新的业务和制造模式，使小型晶圆厂能够将先进的光刻技术集成到其生产管道中。EUV 已经重塑了半导体制造。它的下一步发展将决定该行业如何扩大对这项关键技术的获取。