高清电视芯片的综合优化设计简介
加入技术交流群
2 基本解决方案
本文引用地址：https://www.eepw.com.cn/article/190261.htm
根据上述统计结果,得到core-top模块不满足时序要求的critical path最多,所以要通过把core-top模块单独进行优化来得到更佳的综合结果。首先设置Design Environment和Design Rules,然后对延迟进行优化。
Design Compiler对设计的时序优化是基于所指定的延迟约束进行的。影响延迟的约束包括时钟、输入和输出延迟、外部负载、输入单元的驱动能力、运行环境和线负载模型等。解决延迟问题的具体方法如下。
● 使用set_false_path命令。包含两个以上时钟的设计中,在没有关联的时钟之间要设置false路径,否则就会浪费更长的运行时间和更高的内存占用率。
● 使用ungroup命令,拆分底层模块。
● 用set_critical_range命令定义关键路径的优化范围。
● 用set_cost_priority-delay命令设置延迟的优先级高于设计约束的优先级。
● 用set_ultra_optimization命令,可以用调用逻辑复制和门映射的算法来编译。
● Compile incremental命令是在原有的综合的基础上,改进设计中不满足约束的部分,保留满足约束条件的部分。
● Compile-map_effort-high命令中,-high与-medium和-low相比需要编译时间更长,但是能得到更佳的综合结果。这个设置可以使关键路径再次综合。
3 综合结果
评论