基于层次法实现EOS芯片的后端设计

在顶层和底层模块完成布线之后就要进行模块的组装，把布好线的模块调用到顶层视图里面来，把模块里面的布线全部显示出来，图4就是模块组装后最终的布线版图。

图4 最终全芯片版图

5 结论

采取层次法的后端设计方法可以有效的提高设计效率，尤其是对应超大规模的设计，它的优点是显而易见的。随着集成电路的规模不断的增加，设计复杂度也不断的提升，层次法的后端设计方法会越来越多的广泛应用并且得到不断改进和优化。

参考文献：
[1](加)马丁(Martin k.)著.数字集成电路设计.北京：电子工业出版社，2002.9
[2]EncounterTM User Guide. Version 4.1.Cadence Reference Book, 2004.
[3]First Encounter Ultra Lab Manual. Version 4.1.Cadence Reference Book, 2004.
[4] (美)John P.Uyemura著. 周润德 译. 超大规模集成电路与系统导论. 北京：电子工业出版社，2004.1
[5] EncounterTM Menu Reference. Version 4.l.Cadence Reference Book.2004
[6]夏宏美，李成诗，韩芳，赖宗声. 深亚微米超大规模集成电路的静态时序分析[J]. 微计算机信息. 2006.8