莫大康：尺寸缩小仍是主要推动力| 求是缘半导体联盟

摩尔定律临近终点，已是不争的事实。

市场经济下，企业的自主行为无可非议，反映尽管尺寸缩小的代价越来越高，工艺制程越来越艰难，但是从市场需求角度出发，仍是有利可图。如近期ChatGPT，HPC，CPU，GPU，服务器等芯片的市场高耸，英伟达GPU的H100价格，每片高达35,000美元，仍供不应求，推动尺寸缩小继续艰难前行。

为什么台积电三星及英特尔，全球芯片三雄仍义无反顾地大举进军先进工艺制程，每年每家投资近300亿美元。以下依台积电为例来作个说明:

在45纳米时，台积电要达到贡献20%的收入，需要爬坡两年，而28纳米时，同样贡献20%营收要一年，在7纳米时贡献20%的收入要大半年，而到5纳米时贡献它的20%营收只要一个季度。足以表明尽管先进工艺制程的投入大，但是由于每个代工硅片的单价迅速提升，推动其营业收入增长。

今年台积电第一代3纳米制程其最大客户是苹果A17处理器。台积电指出，N3制程需求强劲，并会在下半年大幅成长，将支援HPC及智慧型手机平台，预期将占2023年晶圆营收比重4～6％。

英特尔中国区总裁兼董事长王锐在2023年三月的一次活动中表示，公司已完成Intel 18A（1.8nm）和Intel 20A（2nm） 制造工艺的开发。其中，Intel 20A计划于2024年上半年投入使用，进展良好的Intel 18A制造技术也将提前到2024年下半年进入大批量制造（HVM）。上述制程或将有部分利用High-NA EUV光刻机。

依台积电2022年营收750亿美元计，它的5纳米营收占26%，为195亿美元及7纳米占27%为202亿美元。

 定律仍艰难缓行  

业界对于定律终止的讨论，各有所见，由于站立的角度不同，难分伯仲。

一个不争的事实，投资越来越大，已到咋舌地步。

随着 2013年 FinFET 晶体管的推出，芯片设计成本开始飙升，近年来随着 7 纳米和 5 纳米级工艺技术的发展，芯片设计成本奇高。据国际商业战略 (IBS) 最近发布了有关 2nm 级芯片设计费用的预估，相当大的 2nm 芯片的开发总计将达到 7.25 亿美元。

媒体The Information认为，台积电在 2025 年下半年开始量产时，每片 N2 晶圆的代工收费将达到 24,570 美元，与 N3 相比上涨近 25%。

另外，从台积电在美国投资建厂资料，已从原来的120亿增至400亿美元，共建两条线，总计月产能5万片，计划从2024年开始4纳米量产启步，现在推迟至2025年，并计划在2026年开始3纳米实现量产。

业内认为当高数值孔径NA 0.55 EUV光刻机每台售价超过3亿美元在2纳米及以下生产线中导入时，其生产线每万片投资将高达160亿美元。

一个不可否认的现实进入3纳米级后，由于芯片制造过程中的随机误差增多，成品率下降，刚开始时50%左右，现阶段才刚达到约80%。

 尺寸缩小历程  

业界公认推动半导体业进步有两个“轮子”，一个是尺寸缩小，另一个是硅片直径增大，不容怀疑依尺寸缩小为主，原因是硅片直径的增大，涉及的因素太多，投资太大。在2000年左右开始导入12英寸硅片，目前已经逐渐成为主流，占硅片总量约60%，下一步18英寸硅片尚无声息。

半导体的尺寸正以每代缩小70%的规律进步。从90nm，65nm，45nm，推进到32nm、22nm、16/14nm、10nm、7nm、5nm、3nm和2nm。业内有个通用说法，基本上沿着每两年前进一个工艺台阶，现阶段已达3纳米。

之前晶体管的特征尺寸与栅长对应，然后从28纳米后釆用3D finfet结构，实际上已与栅长无关，显然由于各家都自定义工艺尺寸，导致业内谁占先的争论有时会发生。

另外较为关键的工艺节点，2013年英特尔首创3D finfet结构，晶体管形状在28/22nm之前是平面的，从16nm开始的FinFET结构和从2nm开始的Gate-All-Around（环栅GAA）的变化，如果不采用新的结构，就无法达到预期的性能。

另一个关键点，即便finfet结构到7纳米时，也难前行，必须放弃光学方法，而采用价格昂贵的EUV光刻机设备辅助，由此表明采用光学方法，加上多次图形光刻技术帮助，其极限工艺尺寸只能实现7纳米。

至少到目前为止，2025年能进入2纳米，已无异议，随后所谓进入的1.8纳米等，全球有多家半导体巨头仍有兴趣。不管如何硅原子的直径约0.2纳米，到约5个硅原子厚度，可能是硅基材料的终点。

 光刻机是拦路虎  

讨论半导体业中的尺寸缩小，无法绕过光刻机的进步。

一代器件，一代工艺，一代设备，半导体设备处于产业链的上游，具有举足轻重的地位。如果缺乏设备的辅助，工艺进步将成为“无根之木”。

为什么美国早在几年之前就控制中芯国际的首台EUV出口，是早有预谋，试图将中国大陆的芯片制程牢牢地锁死在7纳米水平。这样未来与台积电等的工艺差距越来越大，其招数可以说是十分凶狠的。

在众多半导体设备中光刻机可能是最难啃的设备，难度极大，涉及产业链。同时因为它在整个芯片制造中，占用约40%-50%的工艺时间，及约占30%的芯片制造成本。

光刻设备中，光源的波长将直接影响到分辨率，因此业内不断地缩短光源波长，从G线的436nm，I线的365nm，KrF的248nm，及ArF的193nm，如果在硅片与镜头之间加上水介质，即成为193nm浸液式光刻机，可以等效成波长134nm，直接跳过157nm所谓光学波长的极限。再往下走只能采用EUV光源，波长为13.4nm，第一代数值孔径为0.33，即便同样采用多次曝光技术，其极限尺寸约为3nm，因此目前业界急待0.55的高数值孔径EUV设备到来，预计2024年ASML推出，至2025-2026年进入2纳米及以下制程使用。

结语 

推动全球半导体业进步，尺寸缩小仍是主力，然而由于客观规律，定律终将接近终点，尺寸缩小的时程会增长，但是不会阻碍产业的持续进步，近期ChatGPT红火，加上Chiplet及先进封装等综效，预期全球半导体业至2030年时可达万亿美元。

在市场需求方面，台积电董事长刘德音称，台积电3nm制程市场需求非常强劲，可能已有9家客户，3nm制程量产今年开始，苹果是它的客户，每年带来的收入都会大于同期的5nm。根据估计，3nm制程量产的5年内，将会释放全世界1 .5万亿美元的终端产品价值。

莫大康：浙江大学校友，求是缘半导体联盟顾问。亲历50年中国半导体产业发展历程的著名学者、行业评论家。