新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 台积电2nm工艺2023年风险试产良率或达90%

台积电2nm工艺2023年风险试产良率或达90%

作者:时间:2020-09-23来源:收藏

据台湾经济日报报道,工艺取得重大突破,研发进度超前,业界看好其2023年下半年风险试产良率就可以达到90%。

本文引用地址:http://www.eepw.com.cn/article/202009/418649.htm

供应链透露,有别于3nm和5nm采用鳍式场效应晶体管(FinFET),工艺改用全新的多桥通道场效电晶体(MBCFET)架构。

据悉,去年成立了专案研发团队,寻找可行路径进行开发。

考量成本、设备相容、技术成熟及效能表现等多项条件,2nm采以环绕闸极(GAA)制程为基础的MBCFET架构,解决FinFET因制程微缩产生电流控制漏电的物理极限问题。

极紫外光(EUV)微显影技术的提升,使台积电研发多年的纳米片(Nano Sheet)堆叠关键技术更为成熟,良率提升进度较预期顺利。

台积电此前透露2nm研发生产将在新竹宝山,规划P1到P4四个超大型晶圆厂,占地90多公顷。




关键词: 台积电 2nm

评论


技术专区

关闭