新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 基于FPGA+DSP的雷达高速数据采集系统的实现

基于FPGA+DSP的雷达高速数据采集系统的实现

作者:时间:2011-03-16来源:网络收藏

摘要:激光的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄,幅度低,背景噪声大等特点,对其进行低速数据采集存在数据精度不高等问题。同时,A/D转换器与数字信号处理器直接连接会导致数据传输不及时,影响系统可靠性、实时性。针对激光回拨信号,提出基于采集系统,利用内部的异步FIFO和DCM实现A/D转换器与的高速外部存储接口(EMIF)之间的数据传输。介绍了ADC外围电路、工作时序以及的EMIF的设置参数,并对异步FIFO数据读写进行仿真,结合硬件结构详细地分析设计应注意的问题。系统采样率为30 MHz,采样精度为12位。

本文引用地址:http://www.eepw.com.cn/article/191305.htm

  0 引言

  随着数据处理技术的快速发展,需要高速采集雷达回波信号。然而激光雷达的发射波及回波信号经光电器件转换后,形成的电信号脉宽窄,幅度低,而且背景噪声大,如采用低速的数据采集系统进行采集,存在数据精度不高等问题。同时,为避免数据传输不及时,发生数据丢失,影响系统的可靠性和实时性,需设计开发采集系统。

  设计中针对前端输出约-25~25 mV,带宽为20 MHz的信号,采用高带宽,低噪声,高数据传输率,高分辨率数模转换芯片AD9235;利用XC2V250内部的大小为6 KB的异步FIFO实现AD9235转换器与TMS320C6201间的传输。采集系统的采样率为30 MHz,分辨率为12位,内部异步缓存FIFO为6 KB,满足高速数据采集要求。

  1 系统设计

  如果A/D直接与DSP的外部存储接口EMIF连接,会使DSP的负荷过重,另一方面DSP还需扩展外设,与采样输入共用一条外部总线,进行外部设备的读写,不允许数据采集始终占用外部总线。如果不能及时接收数据,上次存储的数据会被覆盖,造成数据丢失。异步FIFO能实现不同时钟域的数据传输,可将它作为A/D转换器和EMIF之间的桥梁,每写入一块数据,便通知EMIF从FIFO取走数据。基于以上分析,图1为高速数据采集系统结构框图。

图1 高速数据采集系统结构框图

  内部DCM为A/D转换器和DSP提供采样时钟和外部振荡源,A/D转换器与DSP工作在不同时钟,在FPGA内部生成一个异步FIFO作为数据传输缓存。A/D转换器把采样值写入FIFO,FIFO写使能WR_EN一直有效,系统上电后,A/D转换器一直处于工作状态,每写入一块数据便向DSP发出中断信号,在中断中读取FIFO中的数据。FIFO输入数据宽度12位,输出数据宽度为24位,FIFO读时钟高于写时钟,DSP读取数据比A/D向FIFO写数据快,而且DSP内部数据处理时间较快,可保证系统高速实时采集。


上一页 1 2 3 下一页

关键词: FPGA DSP 雷达 高速数据

评论


相关推荐

技术专区

关闭