首页 > 新闻中心 > EDA/PCB > 设计应用
介绍了一种田字形单质量块三轴电容式微加速度计的设计与仿真。该加速度计以SOI晶圆作为基片,经过氧化、光刻、干法刻蚀和湿法刻蚀等工艺步骤得到。通过支撑梁和3个轴的敏感结构的巧妙设计,有效避免了平面内和垂直方向的交叉轴干扰的......
通过技术和Equipment Intelligence®(设备智能)的创新,Vantex™重新定义了高深宽比刻蚀,助力芯片制造商推进3D NAND和DRAM的技术路线图。近日,泛林集团 近日发布了专为......
芯片级验证的挑战鉴于先进工艺设计的规模和复杂性,而且各方为 抢先将产品推向市场而不断竞争,片上系统 (SoC) 设计团队没有时间等到所有芯片模块都全 部完成后才开始组装芯片。因此,SoC 设计人员 通常会在模块开发的同时......
简介版图与电路图比较 (LVS) 验证是片上系统 (SOC) 设计周期中集成电路 (IC) 验证必不可少的组 成部分,但鉴于当今高密度且层次化的版图、不断提高的电路复杂性以及错综复杂的晶圆 代工厂规则,运行 LVS 可能......
简介化学机械抛光 (CMP) 是当今集成电路 (IC) 制造工艺中的关键作业。由于设计极其紧凑,并且 缩小到最先进的工艺技术节点,CMP 后的平面性变化可能会对制造成功产生重大影响。为了减轻 CMP 工艺的负面影响,大多......
FinFET在22nm节点的首次商业化为晶体管——芯片“大脑”内的微型开关——制造带来了颠覆性变革。与此前的平面晶体管相比,与栅极三面接触的“鳍”所形成的通道更容易控制。但是,随着3nm和5nm技术节点面临的难题不断累积......
长期以来,电脑、手机以及一些汽车应用一直是推动半导体器件增长的动力。这些传统市场的发展也在加速催化对各种相关新应用的需求,包括人工智能(AI)、虚拟现实(VR)、增强现实(AR)、机器人技术、医疗传感器以及更先进的汽车电......
半导体工艺的开发绝非易事,每一代器件研发的难度和成本在不断提升。用传统的先构建再测试的方法来开发最先进的工艺过于耗时且成本过高,如今已经不再适用。工艺开发的高成本大多数芯片设计师需要基于现有制造工艺来开发新产品,但这些工......
任何诊断都离不开信息汇总与分析。相比数字和统计数据,人们总是更擅长通过图形化的信息来分析问题,尤其是当数据呈现的是随着时间的推移而发生变化的问题。以记录你一天步行信息的GPS为例,尽管下面这张图上下两部分展示的是同一天的......
本文旨在于识别在半导体塑封成型(又称模压成型)工艺中出现的封装厚度相关缺陷的原因,厚度相关缺陷包括封装厚度错误、引线和/或芯片裸露在封装外面、模具溢料。......
43.2%在阅读
23.2%在互动