新闻中心

EEPW首页 > 消费电子 > 设计应用 > 无需外置IC :在系统级芯片上集成模拟音频IP

无需外置IC :在系统级芯片上集成模拟音频IP

作者:时间:2009-04-03来源:网络收藏

  处理对尺寸和功耗要求很高的手机、便携式媒体播放器、数码相机、便携式摄像机、电子玩具和许多其他产品至关重要。此外,GPS 导航设备和智能手机等先进便携产品,都需要通过设置功能来增值并区别于其他相似产品,这为处理建立了一个不断扩展的市场。

本文引用地址:http://www.eepw.com.cn/article/167008.htm


  几年前,音频功能需要一个或多个分立式电路来处理,尤其是需要真正的Hi-Fi(如超过 96dB 动态范围)音频性能时。之前需要的多个不同 现在可以在单个 SoC 中,得到了同等的质量,在许多情况下更超过了分立式音频 。这显著节省了面积,同时降低了功耗,延长了电池的使用时间。最近,全数字“D 类”音频放大器已成为可到 SoC 设计的音频功能模块,其功率输出高达 1 瓦,足以驱动耳机和小型扬声器。


  考虑到实现产品体积小型化,同时集成高质量音频、延长电池寿命,并以具有竞争力的价格推出产品的压力, 设计人员和终端产品制造商发现将音频功能集成到其 SoC 设计越来越具有吸引力。当前一流的 SoC 音频性能对分立式音频 IC 具有很大的竞争力。


  SoC IC 技术概述


  SoC 设计人员从头开始,他们可把已开发设计出来的构建模块拼到一起,在 SoC 上进行信号处理。这些构建模块被称为内核,构建这些内核所需的知识产权称为“ 核”或“”。

图片1反映了MIPS科技CI7822dl24位立体声DACIP核的一个1kHz信号输出最强3kHz的谐波比测试信号低 95dB总谐波失真为-92dB动态范围是104dB
  SoC 制造工厂或代工厂实现了各种尺寸不断缩小的半导体技术节点。目前,180nm 和 130nm 技术已经成熟,90nm 和 65nm 节点越来越受欢迎,45nm 和更小的技术节点也即将到来。每个更小的技术节点都代表着一系列新的挑战。例如,进入深亚微米区要求开发浅沟道隔离(STI)技术,以防止器件元件各部分间的漏电。在深亚微米工艺中提供足够的静电放电(ESD)保护非常关键,而且比以前更具挑战性。此外,音频信号处理极易受到噪声的影响。随着越多越多工作在更高时钟频率的数字处理加到 SoC,从而能利用更小尺寸工艺的集成能力,日益成为设计人员面临的越多越巨大的挑战。


  MS 科技为 SoC 设计人员提供一系列音频 IP 产品,其中包括音频编解码器、、放大器和专门用于便携设备设计人员的其他音频功能。有时,单个 SoC 很难实现特定功能,设计人员会把各种集成到多模块(MCM,Multi-Chip Module)或级封装(SiP)中。MIPS 科技的音频 IP 可以用于所有这些设计方法。

  动态范围


  “动态范围”这个术语指的是最大可能的非失真声音与静音的比率。高动态范围是音频 IC 低噪声的最好证明――这就证明了它为什么是最重要的音频规格。标准音频 CD 的动态范围是 96dB,这对于消费音频可以说是最卓越的性能了。对于专业音频应用,在市场上可以找到具有高达 120dB 动态范围的分立式音频 IC,然而,如此高的性能对消费电子应用来说往往已超越实际需求,因为功耗和小尺寸都非常重要。


  虽然分立式音频 IC 的编解码器和放大器等关键功能对于任何追求“Hi-Fi”再现音质的产品都是必需的,但现在这些功能可轻松集成到采用先进高性能音频 IP 的 SoC 设计当中。


  MIPS 用于 Hi-Fi 应用的音频 IP 内核可以实现全 96dB 的动态范围,适用于各种成本、功耗和尺寸要求。它们是移动电话和便携式设备非常理想的选择。


  对于真正的发烧友音质的应用,MIPS 的 IP 可帮助 SoC 设计人员实现高达 104dB 的动态范围,而分立式音频 IC。虽然需要消耗相对多一点的芯片面积和功耗,这种平衡方案对于高端相机、便携式摄像机、数字电视和机顶盒等应用也颇具价值。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭