音频编解码芯片接口的FPGA应用

作者：时间：2011-09-19来源：网络收藏

介绍了音频编解码芯片WM8731基于FPGA的接口电路的设计，包括芯片配置模块与音频数据接口模块等，使得控制器只通过寄存器就可以方便地对其进行操作。整个设计以VHDL和Verilog HDL语言在Max+Plus Ⅱ里实现，并进行了验证。

本文引用地址：http://www.eepw.com.cn/article/150202.htm

　　1 概述

　　WM873l是一款功能强大的低功耗立体声24位音频编解码芯片，其高性能耳机驱动器、低功耗设计、可控采样频率、可选择的滤波器使得WM8731芯片广泛使用于便携式MP3，CD，PDA的场合。其结构框图如图1所示。

　　WM8731包含2个线路输入和1路麦克风输入并可以进行音量调节;内置片上ADC(模拟数字转换器)及可选择的高通数字滤波器;采用高品质过采样率结构的DAC(数字模拟转换器);线路输出和耳机输出;内置晶体振荡器以及可配置的数字音频接口和2或3线可选的微处理器控制接口等。控制器可通过控制接口(Control Interface)对WM8731进行配置，然后通过数字音频接口(Digtal Audio Interface)读写数据音频信号。本文设计了一种基于FPGA的驱动模块，将WM8731的控制接口与数字音频接口转换为控制器通用的总线接口，使控制器可以像读写外部寄存器一样对WM8731芯片进行控制使用。

　　2 WM8731芯片接口时序介绍

　　2.1 控制接口时序

　　WM8731的控制接口有4根引脚，分别为：MODE(控制接口选择线)、CSB(片选或地址选择线)、SDIN(数据输入线)和SCLK(时钟输入线)。它具有2线和3线两种模式。2线为MPU接口，3线为兼容SPI接口。对控制接口的配置选择可通过设置MODE脚的状态完成。选择MODE为0时为2线模式，1时为3线模式。本文采用2线模式对WM8731进行控制。其时序图如图2所示。

　　2.2 数字音频接口时序

　　WM8731的数字音频接口有5根引脚，分别为：BCLK(数字音频位时钟)、DACDAT(DAC数字音频数据输入)、DACIRC(DAC采样左/右声道信号)、ADC-DAT(ADC数字音频信号输出)、ADCLRC(ADC采样左/右声道信号)。

　　数字音频接口可以工作在主模式和从模式下。地址为0000111的寄存器的第6位设置数据的主/从模式：“1”为主模式，“0”为从模式。ADCDAT、/DACDAI和ADCLRC/DACLRC与位时钟BCIK同步，在每个BCLK的下降沿进行一次传输。BCLK和ADCLRC/DACLRC在主模式时为输出信号，从模式下为输入信号。DAC-DAT始终为输入信号，ADCDAT始终为输出信号。

　　数字输出支持4种音频数据模式：右对齐、左对齐、I2S和DSP模式。通过对寄存器的不同配置，可以设置传输的数据格式。寄存器配置值如下：

　　寄存器地址0000111的1～0位设置音频格式：“11”时为DSF’格式，“10”为I2S格式，“01”为左对齐格式，“00'’为右对齐格式。

　　3～2位设置字长：“11”时为32位，“10”为24位，“01”为20位，“00'’为16位。

　　这四种音频格式都是高位(MSB)在前，16～32位。但32位数据不支持右对齐模式。

　　本文采用主模式的左对齐数据格式，左对齐数据格式传输如图3：左对齐格式时，MSB在BCLK的第一个上升沿有效，紧接着是一个ADCLRC或DACLRC传输。