EEPW
技术应用
DFT 随着电子电路集成度的提高,电路愈加复杂,要完成一个电路的测试所需要的人力和时间也变得非常巨大。为了节省测试时间,除了采用先进的测试方法外,另外一个方法就是提高设计本身的可测试性。其中,可测试性包括两个方面:一个是可控制性,即为了能够检测出目的故障(fault)或缺陷(defect),可否方便的施加测试向量;另外一个是可观测性,指的是对电路系统的测试结果是否容易被观测到。 在集成电路(Integrated Circuit,简称IC)进入超大规模集成电路时代,可测试性设计(Design for Test,简称DFT)是电路和芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。查看更多>>
国产晶圆最大并购案:中芯国际406亿交易的“产线经济学”
中国AI史上最大融资:DeepSeek背后的野心与变局
华为提前布局AI眼镜市场,为何敢对屏幕说“不”
台积电暂缓引入High-NA EUV,先进制程竞争不只是设备选择
马斯克“对线”魏哲家:对Terafab的可行性存在分歧
2026-05-12 中芯国际
2026-05-12 英飞凌 可持续发展领军企业
2026-05-12 软银 人工智能 数据中心
2026-05-12 SK海力士 英特尔 2.5D封装 台积电
2026-05-12 蔚来 ES9 艾迈斯欧司朗 氛围灯
2026-05-12 三星
2026-05-12 西门子 数字孪生 人工智能
2026-05-12 MPS 大电流 同步降压 DC/DC
2026-05-12 芯片制造 半导体
2026-05-12 先进封装 英特尔 英伟达 三星
DFT 离散傅氏变换(DFT) 离散傅立叶变换(DFT)