Die技术社区-电子产品世界网

尽管 JEDEC 计划放宽 HBM 高度限制，将 HBM4 的上限从 775 微米上调至约 900 微米，行业仍在持续寻求突破传统 HBM 架构的结构瓶颈。据《ET News》报道，三星电子未来技术研究项目下一项基于垂直...

三星垂直芯片 2026-04-13

AI算力竞赛持续升级，高带宽记忆体（HBM）正式迈入新一轮技术分水岭。随AMD与三星半导体宣布扩大策略合作，锁定HBM4与下一代AI存储器解决方案开发，市场关注焦点已不再局限于DRAM堆叠本身，而是转向「Base Di...

HBM4 Base Die 2026-03-23

加利福尼亚州坎贝尔—2025 年 6 月 17 日—在人工智能计算需求重塑市场格局之际，致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司（纳斯达克股票代码：AIP）今天宣布扩展其 Mu...

Arteris Multi-Die 2025-06-19

英特尔 Arrow Lake 架构的模具照片已经发布，展示了英特尔注入小芯片（tile）的设计的所有荣耀。X 上的 Andreas Schiling 分享了几张 Arrow Lake 的近距离图片，揭示了 Ar...

Arrow Lake Die Shot 2025-05-06

　　三星公司今天宣布，该公司已经成功开发出了全球最薄的Multi-die堆叠封装技术，将8颗闪存晶片(Die)层叠封装在一颗芯片内，厚度仅为0.6mm，比目前常见的8层封装技术厚度降低一半。三星的这项技术最初是为32GB...

三星封装 2009-11-06

die