韬(τ)定律：半导体发展路径的中国“答卷”

华为公司董事、半导体业务部总裁何庭波在IEEE国际电路与系统研讨会（ISCAS 2026）上发表题为《半导体新路径探索与实践》的主旨演讲，正式提出全新半导体演进原则 ——「韬(τ)定律」。

什么是韬定律？

要理解韬定律，必须先理解摩尔定律为什么“走不动”了。1965年，戈登·摩尔观察到集成电路上可容纳的晶体管数量大约每两年翻一番。此后半个多世纪，全球芯片产业以“几何缩微”为核心逻辑：把晶体管越做越小，在同样面积里塞进更多元件。这套逻辑运行了60年，让人类计算能力提升了上亿倍。但今天，这条路正逼近物理和经济双重极限：

· 物理层面上，当晶体管栅极长度逼近原子尺度（一个硅原子直径约0.2nm），量子隧穿效应开始捣乱，电子不再听话地沿着电路走，而是像幽灵一样“穿墙而过”；

· 经济层面则更直观，台积电2nm晶圆一片报价3万美元，单个先进芯片设计预算超过10亿美元，延续了五十年的“晶体管越小越便宜”的行业逻辑已彻底瓦解。

在这样的背景下，何庭波发表于ChinaXiv的学术论文《多层电子系统的时间缩放理论》中给出了一个根本性的判断：“产业面临的核心问题已经改变。它不再是‘晶体管还能缩小多少？’而是‘应该缩小什么，以及针对什么目标？’”

何庭波在论文中明确指出答案，就是「时间缩微」。“摩尔定律的本质从来不是几何尺寸迭代，而是时间损耗的缩减。更小的晶体管，核心优势是开关速度更快；更密集的互连，优势是信号传输距离更短；更高的集成度，优势是数据跨模块交互更少。因此，应将时间本身作为核心衡量指标。”

韬定律即以系统性降低时间常数τ为目标，通过在器件、电路、芯片、系统四个层级协同优化，持续压缩信号传播时延，在固定制程下持续提升芯片性能。

当芯片产业告别“缩尺寸”的旧时代，“压时间”的新路径正悄然重构半导体竞争的底层逻辑。

韬定律最核心的技术突破，是「逻辑折叠（Logic Folding）」。传统芯片设计是平面的，晶体管像散布在平地上的建筑，信号从一点到另一点需要经过漫长的平面路径。逻辑折叠将关键路径的门电路拆分排布到两层甚至更多垂直堆叠的有源层，通过超细间距混合键合技术完成层间互联。效果相当于“把平房升级为摩天大楼”，原本需要长距离水平传输的信号，现在可以“坐电梯”垂直穿越，物理距离被急剧缩短。

华为已经用实际产品验证了这条路。麒麟2026芯片实测数据显示：晶体管密度单代从155MT/mm²提升至238MT/mm²，跃升53.5%；SoC性能核心的能效提高了41%，最高时钟频率提高了近13%。

华为预计，到2031年基于韬定律的高端芯片晶体管密度将达到1.4nm制程的同等水平。

为何选择这条路径？

六年前，先进光刻设备获取受限，几何路线图遭遇瓶颈。但这也恰恰成为跳出传统范式、重构规则的契机，何庭波在论文中说的更直接：“六年前，几何路线图遭遇了瓶颈，迫使我们直面一个更根本的问题。回顾来看，这是整个行业终将不得不面对的问题。”

选择这条路，既有外部约束，也有战略自觉。在无法获得最先进EUV工艺的情况下，如果继续在几何微缩的赛道上追赶，永远只能是追赶者，那为什么还要死死抱住这条路不放？如果说摩尔定律定义了“大家比赛跑”，那么韬定律则是“重新画了一条跑道”。值得注意的是，韬定律并不是停留在纸面上的理论，而是经过六年量产验证的实践。

2020年5月至2026年5月期间，华为半导体设计并量产了381款芯片，覆盖移动、AI、汽车、工业和基础设施市场。在整个产品组合中，这条路径不仅“走得通”，而且“走得远”。这是中国在全球半导体领域首次提出指导产业发展的新原则，“巨震”背后真正的冲击波才刚刚开始传导。

最深远的冲击在于它或将重构半导体行业的竞争逻辑，韬定律的真正价值，不在于它是否真的能取代摩尔定律，而在于它首次打破了“唯制程论”的桎梏：在摩尔定律框架下，竞争的核心是“谁制程更先进”，谁先量产5nm、3nm、2nm，谁就是赢家，而韬定律将竞争坐标系切换至“谁的系统性能更优”。

对于在成长过程中将“摩尔定律”等同于“进步”的一代工程师而言，这是一个困难的转变。但何庭波在论文中的结论是清晰的：“几何时代事实上已经结束，否认这一事实不是可行的策略。通过微缩加速的时代，正在让位于通过多层电子系统中的τ优化实现加速的时代。”

韬定律的系统性特征决定了它会沿着半导体产业链的多个环节产生连锁反应：

· 韬定律的系统性特征决定了先进制程工艺的成本将不再是衡量芯片性能的唯一标尺。中芯国际、华虹公司等国内晶圆厂的成熟制程产能将不再被简单视为“低端产能”，而是支撑系统级优化的重要底座。韬定律路径在成熟制程工艺上通过系统优化实现等效先进制程性能，晶圆厂的产能价值有望迎来重估。

· 逻辑折叠本质上是一种3D堆叠设计方法，混合键合技术是物理实现的关键瓶颈。长电科技、通富微电等封测厂商掌握的TSV、混合键合、2.5D/3D封装技术成为产业链的关键环节。华为论文中提到的混合键合间距（低于2μm）、套刻精度（低于0.5μm）等严苛参数，意味着一批具备先进工艺能力的封测企业将迎来战略机遇。

· 芯片设计思路转向全栈协同。寒武纪、海光信息等国产AI芯片厂商如果能够与韬定律路径深度融合，在系统层面实现设计创新，有望缩短与国际领先产品的性能差距。同时，光子集成电路（PIC）、先进基板/PCB、硅光芯片等环节也将因光互连技术的重要性提升而迎来新的增长空间。

过去国产芯片产业“单维落后”的处境已经改变，未来竞争不再完全依赖最先进的光刻工艺，何庭波在演讲中给出了一个极具分量的判断：“未来六到十年内，那些将韬作为首要目标的公司、研究团队和生态系统，将决定未来十年计算领域的格局。”

从长期趋势看，摩尔定律路径和韬定律路径并非互相排斥，而是可以互补共存。中国半导体行业协会副理事长魏少军在接受采访时指出：“这两件事并不矛盾。追求集成密度，也是在缩小晶体管间的连线长度，也就是在减少时延。”

但这条路也面临现实挑战。EDA工具链是最大的技术壁垒：现有EDA工具是为平面设计开发的，不具备跨层优化能力；混合键合工艺对套刻精度、TSV规格等提出了极其严苛的要求；此外，晶圆间工艺偏差、能耗控制等难题仍需行业共同攻克。