半导体设计 IP（知识产权核）市场规模达到 94.5 亿美元，它同时也是全球半导体整条价值链绝对的架构瓶颈。如今在 IP 层做出的技术选择，决定了下游科技产业的成本、功耗与安全水平；而该产业预计在本十年末规模将迅速迈向万亿美元级别。根据 SemiWiki 最新设计 IP 报告，2025 年全球设计 IP 市场规模同比增长 12.7%，达到 94.519 亿美元。在复杂宏观环境下实现强劲的两位数增长，证明设计 IP 依旧是芯片创新的核心基础。不过，只看表面增长率，会忽略行业内部两股力量拉扯形成的深层战略矛盾
关键字：
半导体设计
IP
软件定义汽车（SDV）正在重塑整个汽车产业。如今的车辆已演变为联网计算平台，高度依赖高性能处理器、人工智能（AI）、远程无线（OTA）软件升级、云端服务以及车万物互联（V2X）通信。每一块电子控制单元（ECU）、区域控制器与高性能处理器，都必须先建立可信身份，才能完成软件鉴权、加密数据交互或执行安全关键类功能。行业对数字可信体系的需求持续攀升，倒逼产业链重构安全设计思路。传统方案将加密密钥存储在非易失性存储器中，极易成为高级攻击手段的突破口。新一代硬件安全技术直接从芯片硅基底本身构建可信根基。近期，业内首
关键字：
车规级
PUF
IP
软件定义汽车
新思科技
7月31日，2026年中国国际数码互动娱乐展览会（ChinaJoy）在上海新国际博览中心盛大开幕。当前，随着生成式AI和智能体能力持续演进，数字娱乐产业正迎来体验方式与内容创作模式的深刻变革。围绕“集你所爱”主题，高通（中国）第七次打造“骁龙主题馆”，携手运营商、手机、PC、XR及可穿戴设备等终端厂商、顶尖游戏工作室、游戏技术厂商和发行商、电商等超过140家行业合作伙伴，共同呈现AI创新、顶级游戏、沉浸式XR体验与多终端生态融合的未来数字娱乐图景。展会首日，高通公司中国区董事长孟樸和高通公司全球副总裁侯明
关键字：
高通
骁龙
AI
NPU
GPU
CPU
终端设备
数字娱乐
随着半导体产业全面向 AI 转型，知识产权（IP）的开发、验证、管理与商业化销售模式都迎来颠覆性变革。核心要点AI 重塑 IP 全生命周期，覆盖开发、验证、检索授权、售后技术支持所有环节。AI 模型迭代速度持续加快，高度灵活的可定制 IP、完善工具链、快速落地部署能力成为硬性刚需。专业工程师的经验判断不可或缺，负责审核、校验、管控 AI 辅助生成的 IP 成果。IP 开发工程师日常工作已全面融入 AI 技术，包括可复用设计模块的搭建、验证、封装、技术支持与销售。AI 不仅改变 IP 本身的功能定义，还重构
关键字：
AI
半导体知识产权
IP
领先的智能边缘芯片和软件IP授权商Ceva公司近日宣布与一家美国软件和 AI 平台巨擘达成一项重大的AI授权协议，进行一项面向下一代智能计算设备的定制AI芯片项目。Ceva通过该协议将客户群体从传统的半导体公司和设备OEM厂商扩展到软件平台公司，这些公司越来越多地设计定制芯片以优化性能、功耗和面积 (PPA) 以及整体用户体验。Ceva首席执行官Amir Panush表示：“一家业界领先的软件和 AI 平台公司决定在NeuPro-M上构建定制 AI 芯片，这反映了转向 AI 优先计算架构的更广泛业界趋势。
关键字：
Ceva
AI
智能计算
NPU
GPU
全球AI算力竞争已延伸至各国产业链布局，当前行业最稀缺的资源为算力芯片与能耗资源。目前全球AI算力主要由英伟达供应，而韩国正依托本土存储产业优势，搭建自主AI算力供应链。凭借三星、SK海力士的高带宽内存产能优势，韩国试图从存储领先地位切入AI算力赛道，Rebellions是其中核心企业。 Rebellions团队CEO专访现场Rebellions成立于2020年，是韩国首家AI芯片独角兽企业，获得三星、SK海力士、Arm及韩国国家成长基金投资，承载韩国打造本土AI算力供应链的布局目标。企业主打内
关键字：
内存架构
Rebellions
NPU
芯粒架构
芯片知识产权供应商智邦电子 M31（M31 Technology，简称 M31）在先进制程接口 IP 推出路线图上再进一步：其 eUSB2V2 接口 IP 已基于台积电 N2P 工艺完成流片。这款适配 N2P 工艺的 eUSB2V2 IP，在架构设计、电路实现、物理版图三大环节完成协同优化。产品完全兼容 USB 2.0 生态体系，支持 1.2 伏 / 0.9 伏低压工作模式。模拟前端集成多项可调功能：可编程发送去加重，以及 CTLE/VGA（连续时间线性均衡器 / 可变增益放大器）接收均衡技术。M31 表
关键字：
M31
台积电
设计
IP
边缘人工智能（边缘 AI）技术快速兴起，智能家居、楼宇与工厂自动化、资产追踪、可穿戴设备等无线物联网（IoT）产品，普遍产生了端侧本地推理运算的需求。边缘 AI 虽然潜力巨大，但对设备提出严苛要求：超低功耗本地算力、灵活无线通信能力，同时必须妥善规划系统安全与内存资源。对于绝大多数研发团队而言，完整搭建一套可用的方案、完成落地量产部署与后期运维，整套流程难度不小。本文先为嵌入式设计工程师梳理边缘 AI 的优势与落地痛点，随后介绍北欧半导体（Nordic）一款无线系统级芯片（SoC）、配套开发套件、软件生态
关键字：
Nordic
nRF54LM20B
NPU
Axon
边缘AI
物联网
多协议无线SoC
Neuton
Zephyr
车辆逐步迈入软件定义时代，车载半导体厂商面临双重压力：既要持续提升算力性能，同时还要严格满足能效、可靠性以及长期技术支持等硬性指标。高级驾驶辅助系统（ADAS）、整车电动化、车联网以及智能控制系统，共同拉动车载平台算力需求持续攀升。先进制程节点虽不断提升芯片性能与集成密度，但单纯依靠制程微缩已不足以解决全部问题。芯片设计人员需要在算力暴涨、严苛可靠性标准、超长产品生命周期与复杂车载运行环境之间找到平衡。为此，众多企业开始探索将先进制程工艺与面向应用的定制化优化相结合，打造新一代车载计算芯片。FinFET
关键字：
IP
车载计算平台
新思科技
虽然边缘人工智能 (AI) 在新闻头条上的曝光度不及数据中心人工智能，但它却是全球迈向更智能、响应更迅速的未来的关键技术。与基于云的 AI 不同，边缘 AI 模型的独特之处在于无需依赖云端连接即可实现实时决策。边缘 AI 器件在其环境中感知、处理和响应数据的每一个环节，都发生在现实世界中，而非遥远的数据中心。例如，智能手表在本地分析生物识别数据并提供定制化提醒，工业电机中的故障监测器进行干预以防止系统故障，或现代汽车中的车道检测和盲点监测。在本期时事通讯中，我们将探讨：边缘 AI 的根源可以追溯到 197
关键字：
TI
DSP
NPU
边缘AI
近日，在安谋科技Tech Talk AI技术开放麦第二期活动中，NPU高级产品经理Benjamin Ye围绕“周易”X3 NPU IP R2版本升级进行了主题分享，详细介绍了R2版本在算力与算力密度方面的显著提升，并结合“周易”X3智能座舱、AI推理加速芯片及新兴市场等多个领域的落地案例，系统展示了“周易”X3系列NPU的最新进展与广泛应用。 1、最高算力翻倍、算力密度提升超70%据Benjamin Ye介绍，“周易”X3 R2版本相较R1最高算力翻倍，针对W4A8、W4A16主流大模型量化精度
关键字：
安谋科技
周易”X3 NPU IP R2
2026年3月10日，德州仪器（TI）正式推出两款全新微控制器，通过内置自研的TinyEngine NPU神经网络处理器，大幅提升边缘AI推理效率，并同步完善软件工具链，让各类终端设备都能轻松实现AI功能。 一、全新MCU搭载NPU，AI性能显著提升本次发布的MSPM0G5187与AM13Ex两款MCU，均集成了TinyEngine硬件加速器。和没有NPU的同类MCU相比，新产品在运行AI模型时延迟最高降低90倍，单次推理能耗降低超过120倍，同时占用更少的闪存空间。MSPM0G5187基于Ar
关键字：
MCU
边缘AI
NPU
人工智能正以远超监管规则的速度渗透整个半导体生态，IP 盗窃、安全漏洞风险急剧上升，且缺乏有效防范手段。从嵌入 EDA 流程的基础模型，到影响设计、验证与物理实现的智能体系统，AI 正在重塑芯片开发方式与风险引入路径。尽管业界普遍认同 AI 治理的必要性，但现有举措碎片化、解读不统一、重意图而轻可衡量结果。简单说：当前治理严重不足，传统监管方式已落后，且难以追上创新步伐。一、AI 治理：缺失的 “护栏”Dana Neustadter（新思科技）：“AI 治理需要指导原则、法规、政策与框架流程，引导负责任的
关键字：
无防护
构建 AI
半导体生态
标准分裂
IP 泄露
运行时保障危机
2026 年 3 月 2 日，AMD 在 MWC 2026 推出锐龙 AI 400 系列与锐龙 AI PRO 400 系列台式机处理器，并将 AI PC 阵容扩展至移动工作站，全面覆盖消费与商用场景。新品采用Zen 5 CPU+RDNA 3.5 核显 + XDNA 2 NPU三核架构，台式机 NPU 算力最高 50 TOPS，移动平台最高 60 TOPS，原生支持 Windows 11 AI+，实现高效本地 AI 加速与数据安全。产品提供 65W/35W 双功耗档位，兼顾性能与小型化部署需求。面向企业市场
关键字：
AI PC
锐龙 AI 400
NPU
近日，奎芯科技自主研发的LPDDR5X PHY IP在8nm工艺上顺利完成流片验证。实测不仅稳定达到9600Mbps速率，更超频跑通10.8Gbps，展现出在先进工艺节点上挑战极致带宽的非凡能力，为高性能计算、AI边缘计算等场景提供了高性价比的内存接口方案。满血性能：从标准到巅峰的跨越2-rank DRAM测试子板挂载方案本次流片验证采用了挂载2-rank DRAM测试子板的方案，全面覆盖了从低速到极速的工作场景。满血达标：该IP在1000Mbps至9600Mbps的速率范围内实现了DLL的精准锁定。极致
关键字：
奎芯科技
LPDDR5X
IP
硅验证
9600Mbps
SiFive 完成超额认购的 G 轮融资，募资 4 亿美元，由 Atreides Management 领投，英伟达参投，正式加速进军数据中心 CPU IP 领域。本轮融资后，这家总部位于圣克拉拉的公司估值达36.5 亿美元。据路透社报道，CEO 帕特里克・利特尔表示，本轮融资有望成为其 IPO 前最后一轮私募融资。融资用途与数据中心战略SiFive 表示，新资金将用于三大方向：加速下一代高性能数据中心架构研发扩大工程团队深化其 CPU 平台的软件栈建设具体投入领域包括：高性能标量、向量、矩阵 RISC-
关键字：
SiFive
数据中心
CPU
IP
要点速览边缘 AI 不仅适用于高端应用。TI 微控制器 (MCU) 集成了 TinyEngine 神经处理单元 (NPU)，可在更多电子产品中实现边缘 AI，从资源受限的器件（包括便携式、电池供电产品）到复杂的工业应用均可适用。通过访问 TI 免费提供的 CCStudio™ Edge AI Studio（包含 60 多个代码示例），嵌入式系统设计人员可以更快地启动 AI 相关设计，简化开发流程。什么是 TinyEngine NPU？TinyEngine NPU 是一款专有硬件加速器，集成于 TI C200
关键字：
TI
TinyEngine
NPU
嵌入式系统
边缘AI
我供职于一家 RISC‑V IP 公司晶心科技（Andes)，但我真心为 Arm 加油 —— 可能比我这个职位的大多数人愿意承认的还要多。不是因为我搞不清谁和谁竞争，而是因为对 Arm 股东最有利的一步，恰恰也是迄今为止给 RISC‑V 带来最大东风的一步。这本质上不是一个 “Arm 对决 RISC‑V” 的故事，而是一个平台经济学的故事：当中立的平台提供商开始与它赋能的客户正面竞争时，会发生什么。一、向价值链上游攀登 —— 这在商业上完全合理纵观历史，Arm 一直在稳步向价值链上游走：从 CPU IP，
关键字：
晶心科技
IP
RISC‑V
Arm
在AI大模型、超算集群和云原生数据中心蓬勃发展的今天，芯片内部和节点中的“数据高速公路”和“存储中枢”正成为制约处理器算力释放和节点整体性能的核心瓶颈。SmartDV作为领先的半导体知识产权（设计IP）与验证IP（VIP）解决方案提供商，正以其全面的高速接口、内存控制器与互连IP产品，为各类AI处理器、加速器和系统级芯片（SoC），高性能计算（HPC） 及数据中心处理器注入“超高速、低延迟、可扩展”的设计基因。3月10日至12日，SmartDV在于德国纽伦堡展览中心举办的2026年嵌入式世界展（Embed
关键字：
SmartDV
连接与存储
IP
算力芯片
1 VPU向高效、高质、低延迟发展随着AI技术的爆发，带来了视频分辨率和数据量的不断攀升，专用于视频编解码处理的VPU应运而生，成为各类视频应用的“超级工匠”。如今，VPU已成为支撑云、边、端等关键场景的核心算力单元，是半导体和AI算力赛道的重要组成部分。VPU主要由两大类芯片/硬件模块构成：一类是VPU芯片；另一种是嵌入在各种SoC、处理器、控制器等芯片/硬件模块中的VPU引擎。但是万变不离其宗，都离不开强大的VPU IP核芯。目前VPU、VPU IP的发展趋势是什么？答案是：在云、边、端场景中AI无
关键字：
VPU
VPU IP
安谋科技Arm China
安谋
人工智能的发展之路并非一帆风顺。媒体与华尔街对人工智能行业情绪的任何细微变化，都会表现出极端且剧烈的反应。狄更斯早已预见这般光景：“那是最美好的时代，那是最糟糕的时代；那是智慧的年头，那是愚昧的年头；那是信仰的时期，那是怀疑的时期；那是光明的季节，那是黑暗的季节；那是希望的春天，那是失望的冬天。” 在这些喧嚣的头条背后，人工智能推理的规模化发展正面临一个关键难题：芯片的理论峰值性能与系统厂商能实际保障的性能之间，差距正不断扩大。这一差距对算力的功耗需求和系统安全性，都产生了重大影响。这一性能差距究竟从何而
关键字：
人工智能
IP
Arteris
Ceva-Waves UWB 是业界率先符合 IEEE 802.15.4ab 标准的 UWB IP 协议，可提供高达 30 倍的扩展测距和 4 倍的数据传输速率，适用于安全访问、定位、雷达和先进数据应用. 超宽带 (UWB) 技术正从基于近距离的数字密钥和跟踪器扩展到更远距离的定位、雷达传感和高性能数据应用。为了应对这一转变，领先的智能边缘芯片和软件 IP 授权商 Ceva 公司(纳斯达克股票代码：CEVA)宣布推出其新一代 Ceva-Waves™ UWB IP，这是业界率先符合 IEEE 80
关键字：
Ceva
UWB
IP
传输距离
吞吐量
芯原股份（芯原，股票代码：688521.SH）今日宣布图像处理SoC芯片公司合肥六角形半导体有限公司（简称“六角形半导体”）在其高性能HX77系列图像处理SoC中采用了芯原成熟的IP组合，包括GCNanoUltraV 2.5D图形处理器（GPU）IP、DW100畸变矫正处理器（DeWarp Processing）IP，以及DC9200Nano显示处理器（Display Processing）IP。该SoC芯片已顺利完成流片，并实现一次流片成功。 天相芯HX77系列是一款高度集成、低功耗的图像处理
关键字：
六角形半导体
天相芯
HX77
芯原
Nano IP
AR显示处理器
基于 Ceva 第三代 PentaG 平台的PentaG-NTN加速了卫星网络和蜂窝网络的融合 随着卫星连接迅速成为5G网络最具战略意义和颠覆性的扩展，领先的智能边缘芯片和软件IP授权商Ceva公司(纳斯达克股票代码：CEVA)今日宣布推出PentaG-NTN™，这款新型5G-NTN(非地面网络)调制解调器IP子系统专为支持低地球轨道(LEO)和中地球轨道(MEO)星座的卫星用户终端而设计。PentaG-NTN旨在加速基于标准的卫星连接的部署，使卫星运营商、卫星星座开发商和终端创新者能够更快地将
关键字：
Ceva
PentaG-NTN
5G
高级调制解调器
IP
向多芯粒(Chiplet)集成转型既充满前景，也带来了复杂性。可扩展的互连技术与自动化工具，正成为支撑未来设计的关键要素。芯粒已成为下一代系统架构讨论中的核心主题。当前行业描绘的愿景是：设计团队能够选用不同来源的裸芯，通过标准化接口与简化流程，搭建多芯粒系统。业界常将其类比为现成 IP 组件，期望芯粒能像无源器件甚至单片机一样，易于使用且具备互操作性。然而，这一愿景虽极具吸引力，却与现实仍有很大差距。芯粒集成的现状芯粒通常分为两类架构：同构横向扩展与异构解耦。同构设计在一个封装内使用多个相同裸芯以提升性能
关键字：
芯粒
互操作性
Arteris
IP
Chiplet
NoC
物联网和智能家居市场的爆炸式增长推动了对高度集成、高能效连接解决方案的需求，这些解决方案能够简化设计并加快产品上市速度。为了满足这一需求，领先的智能边缘芯片和软件IP授权商Ceva公司近日布，瑞萨电子株式会社 (Renesas Electronics Corporation) 已将Ceva-Waves Wi-Fi 6和低功耗蓝牙IP集成到其新推出的RA6W1和RA6W2组合式微控制器(MCU)中，为智能家居、工业和消费电子设备提供强大的无线性能。瑞萨电子的 RA6W1 双频 Wi-Fi 6 MCU 和 R
关键字：
Ceva
Wi-Fi 6 IP
蓝牙IP
瑞萨
组合式MCU
芯原股份（芯原）近日宣布其ISP8200-FS系列图像信号处理器（ISP）IP的最新增强版本，包括ISP8200-ES和ISP8200L-ES，已实现性能和能效方面的全面提升，可更好地支持复杂的车载摄像头系统。这些增强版IP已成功获得国际检验认证机构TÜV NORD颁发的ISO 26262 ASIL B功能安全认证，充分验证了其在高级驾驶辅助系统（ADAS）及自动驾驶应用中的适用性与可靠性。ISP8200-FS系列IP的最新增强版本最高运行频率可达1.2GHz，并支持多达16路图像传感器数据处理。该系列I
关键字：
芯原
图像信号处理器IP
ISP IP
一、产品概述与性能跃迁Imagination Technologies（以下简称"Imagination"）推出了其最新GPU IP产品——Imagination DXTP，专为智能手机和其他功耗受限、但仍致力于为用户提供卓越游戏体验和最新生成式人工智能体验的设备打造。基于先进图形和计算加速技术，DXTP在性能和能效方面实现了重大突破，成为智能手机、平板电脑、笔记本电脑以及非安全关键型汽车应用等场景的理想选择。通过一系列微架构改进，与前代产品IMG DXT GPU相
关键字：
Imagination
DXTP GPU IP
从最常见的CPU，GPU，到现在的DPU，VPU，NPU，TPU等等。26个英文字母已经不够用了。APU义项一、加速处理器（Accelerated Processing Units）中文名字叫加速处理器，是AMD在2011年推出的融聚未来理念产品。它第一次将处理器和独显核心做在一个晶片上，协同计算、彼此加速，使得任务可以灵活地在CPU和GPU间分配，提高效率。义项二、音频处理器（Audio Processing Unit）APU也可以指Audio Processing Unit，专门用于处理声音数据的单元
关键字：
CPU
GPU
NPU
neo npu ip介绍
您好，目前还没有人创建词条neo npu ip!
欢迎您创建该词条，阐述对neo npu ip的理解，并与今后在此搜索neo npu ip的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473