首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 台积电、1nm

台积电、1nm 文章 进入台积电、1nm技术社区

罗姆、台积电就车载氮化镓 GaN 功率器件达成战略合作伙伴关系

  • 12 月 12 日消息,日本半导体制造商罗姆 ROHM 当地时间本月 10 日宣布同台积电就车载氮化镓 GaN 功率器件的开发和量产事宜建立战略合作伙伴关系。罗姆此前已于 2023 年采用台积电的 650V 氮化镓 HEMT(注:高电子迁移率晶体管)工艺推出了 EcoGaN 系列新产品。罗姆、台积电双方将致力于把罗姆的氮化镓器件开发技术与台积电业界先进的 GaN-on-Silicon(硅基氮化镓)工艺技术优势结合起来,满足市场对高耐压和高频特性优异的功率器件日益增长的需求。台积电在新闻稿中提到,
  • 关键字: 罗姆  台积电  氮化镓  功率器件  

台积电拿下决定性战役

  • 在2nm工艺制程的决战上,台积电又一次跑到了前面。12月6日,据中国台湾媒体《经济日报》报道,台积电已在新竹县的宝山工厂完成2nm制程晶圆的试生产工作。 据悉,此次试生产的良品率高达60%,大幅超越了公司内部的预期目标。值得一提的是,按照台积电董事长魏哲家曾在三季度法说会上的表态,2nm制程的市场需求巨大,客户订单未来可能会多于3nm制程。从目前已知信息来看,台积电已经规划了新竹、高雄两地的至少四座工厂用于2nm制程的生产,在满产状态下,四座工厂在2026年年初的2nm总产能将达12万片晶圆。在三星工艺开
  • 关键字: 台积电  2nm  芯片  工艺制程  三星  英特尔  

消息称台积电 2nm 芯片生产良率达 60% 以上,有望明年量产

  • 12 月 9 日消息,在半导体行业中,“良率”(Yield)是一个关键指标,指的是从一片硅晶圆中切割出的可用芯片通过质量检测的比例。如果晶圆厂的良率较低,制造相同数量的芯片就需要更多的晶圆,这会推高成本、降低利润率,并可能导致供应短缺。据外媒 phonearena 透露,台积电计划明年开始量产 2 纳米芯片,目前该公司已在位于新竹的台积电工厂进行试产,结果显示其 2nm 制程的良率已达到 60% 以上。这一数据还有较大提升空间,外媒称,通常相应芯片良率需要达到 70% 或更高才能进入大规模量产阶段。以目前
  • 关键字: 台积电  2nm  芯片  

谁来收拾英特尔残局?外媒点名台积电大将当CEO

  • 英特尔日前在官网公告,执行长季辛格(Pat Gelsinger)已在12月1日正式退休,外界好奇英特尔新执行长谁接任,根据美国财经报导,台积电、超威、英伟达等是英特尔最明显的人才库。报导指出,台积电为苹果、超威、英伟达等公司生产最先进芯片,台积电制造能力远超越英特尔,台积电大将包括资深副总裁张晓强、资深副总经理暨共同营运长侯永清,亚利桑那厂执行长王英郎都是不错人选。报导认为,超威执行长苏姿丰不大可能接手英特尔,目前超威市值是英特尔逾两倍,挖角苏姿丰十分困难。跟英伟达挖人才也不容易,因为黄仁勋创造出摒弃传统
  • 关键字: 英特尔  台积电  CEO  

台积电2nm良率提高6%:可为客户节省数十亿美元

  • 台积电将于明年下半年开始量产其2nm(N2)制程工艺,目前台积电正在尽最大努力完善该技术,以降低可变性和缺陷密度,从而提高良率。一位台积电员工最近对外透露,该团队已成功将N2测试芯片的良率提高了6%,为公司客户“节省了数十亿美元”。这位自称 Kim 博士的台积电员工没有透露该代工厂是否提高了 SRAM 测试芯片或逻辑测试芯片的良率。需要指出的是,台积电在今年1月份才开始提供 2nm 技术的穿梭测试晶圆服务,因此其不太可能提高之前最终将以 2nm 制造的实际芯片原型的良率,所以应该是指目前最新的2nm技术的
  • 关键字: 台积电  良率  2nm  

台积电据称正与英伟达洽谈 拟在亚利桑那州工厂生产Blackwell芯片

  • 财联社12月6日讯(编辑 夏军雄)据媒体援引消息人士报道,台积电正与英伟达洽谈,计划在其位于美国亚利桑那州的新工厂生产Blackwell人工智能(AI)芯片。作为全球最大的芯片制造商,台积电计划在美国亚利桑那州建立三座芯片工厂,该公司将获得美国政府通过《芯片法案》提供的支持。美国政府上月宣布,将为台积电提供最多66亿美元补贴,外加最高可达50亿美元的低息政府贷款,以及附带条件的税收优惠政策。第一座工厂将于2025年上半年开始投产,该工厂采用4纳米制程技术。第二座工厂采用最先进的2纳米制程技术,其投产时间预
  • 关键字: 台积电  英伟达  Blackwell  芯片  聊天机器人  

苹果向台积电订购M5芯片 生产可能在2025年下半年开始

  • The Elec一份新的韩语报道称,随着台积电开始为未来的设备生产开发下一代处理器,苹果已向台积电订购了M5芯片。M5系列预计将采用增强的ARM架构,据报道将使用台积电先进的3纳米工艺技术制造。苹果决定放弃台积电更先进的2纳米,据信主要是出于成本考虑。尽管如此,M5将比M4有显著的进步,特别是通过采用台积电的集成芯片系统(SOIC)技术。与传统的2D设计相比,这种3D芯片堆叠方法增强了散热管理并减少了漏电。据称,苹果扩大了与台积电在下一代混合SOIC封装方面的合作,该封装也结合了热塑性碳纤维复合材料成型技
  • 关键字: 苹果  台积电  M5芯片  处理器  ARM架构  3纳米工艺  

台积电2027年推出超大版CoWoS封装,可放置12个HBM4堆栈

  • 据媒体报道,日前,台积电11月欧洲开放创新平台(OIP)论坛上宣布,其有望在2027年认证超大版本的CoWoS(晶圆上芯片)封装技术,该技术将提供高达9个掩模尺寸的中介层尺寸和12个HBM4内存堆栈,推测它将在2027年至2028年被超高端AI处理器采用。据悉,这一全新封装方法将解决性能要求最高的应用,并让AI(人工智能)和HPC(高性能计算)芯片设计人员能够构建手掌大小的处理器。报道称,完全希望采用台积电先进封装方法的公司也能使用其系统级集成芯片(SoIC)先进封装技术垂直堆叠其逻辑,以进一步提高晶体管
  • 关键字: 台积电  CoWoS  HBM4  

台积电将推出新CoWoS封装技术:打造手掌大小高端芯片

  • 11月28日消息,据报道,台积电(TSMC)在其欧洲开放创新平台(OIP)论坛上宣布,正在按计划对其超大版本的CoWoS封装技术进行认证。此项革新性技术核心亮点在于,它能够支持多达9个光罩尺寸(Reticle Size)的中介层集成,并配备12个高性能的HBM4内存堆栈,专为满足最严苛的性能需求而生。然而,超大版CoWoS封装技术的实现之路并非坦途。具体而言,即便是5.5个光罩尺寸的配置,也需仰赖超过100 x 100毫米的基板面积,这一尺寸已逼近OAM 2.0标准尺寸的上限(102 x 165m
  • 关键字: 台积电  新CoWoS  封装技术  手掌大小  高端芯片  SoIC  

台积电前董事长称“技术移美,将损失几百亿”,台媒:问题是能躲得掉吗?

  • 【环球时报特约记者 陈立非】美国当选总统特朗普即将上任,外界关注美国可能要求台积电加速将2纳米以下先进制程在美落地生产。台积电前董事长刘德音首次称,如果台积电最先进的技术到美国生产,可能会赔上几百亿美元,引发岛内高度关注。首次提出相关说法据台湾《经济日报》报道,“特朗普2.0时代”即将来临,台湾工商协进会理事长吴东亮26日在一场活动上称,“台积电去投资更是重要,这也凸显一件事情,就是台积电跟美国的科技产业绝对是合作,不是恶性竞争”。他认为,台积电没有抢美国生意,因为半导体设计还是以美国为主,台积电只做制造
  • 关键字: 台积电  技术移美  

台积电 1.6nm,2026 年量产

  • 台积电表示,先进工艺的开发正按路线图推进,未来几年基本保持不变。
  • 关键字: 台积电  

断供7nm芯片后!台积电:想要在中美半导体之间保持中立不现实

  • 11月27日消息,据国外媒体报道称,在美国的要求下,台积电从本月11日开始停止向中国大陆客户供应7纳米及更先进工艺的AI芯片。这一出口限制措施主要针对用于人工智能加速器以及图形处理单元(GPU)的芯片。报道称,美商务部的这封信函允许美国绕过相关规则制定过程,迅速对特定公司实施新的许可要求。几周前,台积电通知美国商务部,其产品被发现安装在大陆一家厂商的产品中,这可能违反了美国对该厂商的出口限制措施。对此,相关专家表示,该事件反映了台积电在与大陆有关的运营决策上,仍然没有独立决策能力。随着台积电在美国建厂,其
  • 关键字: 台积电  7nm  断供  

台积电2nm制程设计平台准备就绪,预计明年末开始量产

  • 在欧洲开放创新平台(OIP)论坛上,台积电表示电子设计自动化(EDA)工具和第三方IP模块已为性能增强型N2P/N2X制程技术做好准备。目前,Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具,都已经通过N2P工艺开发套件(PDK)版本0.9的认证,该版本PDK被认为足够成熟。这意味着各种芯片设计厂商现在可以基于台积电第二代2nm制程节点开发芯片。据悉,台积电计划在2025年末开始大规模量产N2工艺,同时A16工艺计划在2026年末开始投产。台积电N2系
  • 关键字: 台积电  2nm  制程  设计平台  

台积电A16工艺将于2026年量产

  • 近日,台积电(TSMC)在其欧洲开放创新平台(OIP)论坛上宣布,准备在2025年末开始大规模量产N2工艺,同时A16(1.6nm级)工艺技术的首批芯片计划在2026年末开始投产。台积电表示,目前先进工艺的开发正在按路线图推进,预计未来几年基本保持不变。据悉,A16将结合台积电的超级电轨(Super Power Rail)架构,也就是背部供电技术。可以在正面释放出更多的布局空间,提升逻辑密度和效能,适用于具有复杂讯号及密集供电网络的高性能计算(HPC)产品。相比于N2P工艺,A16在相同工作电压下速度快了
  • 关键字: 台积电  N2工艺  A16  

台积传首度打造先进封装专区

  • 据台媒报道,日前,台积电传出已在南科圈地30公顷,首度打造“先进供应链专区”,而并非为了增建新厂。消息称,该专区将以先进封装为主,全力支持未来嘉义厂(AP7)与台南厂(AP8)的CoWoS/SoIC产能。台积电曾表示,其CoWoS是AI革命的关键推动技术,让客户能够在单一中介层上并排放置更多的处理器核心及HBM。同时SoIC也成为3D芯片堆叠的领先解决方案,客户愈发趋向采用CoWoS搭配SoIC及其他元件的做法,以实现最终的系统级封装(System in Package; SiP)整合。台积电董事长魏哲家
  • 关键字: 台积电  先进制程  
共2946条 9/197 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473