全球首款HBM4芯片，开始量产

今日，SK 海力士宣布已成功完成面向 AI 的超高性能存储器新产品 HBM4 的开发，实现了全球最高水平的数据处理速度和能效，并在全球首次构建了量产体系。

消息发布后，SK 海力士股价当日盘中一度上涨超 5%。

HBM（High Bandwidth Memory，高带宽内存）是一种能够实现高速、宽带宽数据传输的下一代 DRAM 技术和规范。其核心结构在于将多个 DRAM 芯片（通常 4 层、8 层甚至 12 层）通过先进的封装技术垂直堆叠在一起。正是由于 HBM 能以远超传统内存（如 GDDR）的带宽（即数据传输速率）运行，因此它已成为高性能计算领域，特别是生成式 AI 所需 GPU（图形处理器）的理想内存解决方案。需要特别澄清的是，HBM 与其说是一种新型 DRAM 芯片本身，不如说是一种定义了如何实现 DRAM 高速、宽带宽互连的物理和电气「接口规范」。

HBM4 在带宽、通道数、功耗、容量等多方面都进行了改进。首先是带宽上的增加，通过 2048bit 接口提供高达 8Gb/s 的传输速度，总带宽提高至 2TB/s。另一个重要升级是每个堆叠的独立通道数加倍，从 16 个通道（HBM3）增加到 32 个通道，每个通道包含 2 个伪通道。这为设计人员提供了更大的灵活性。其次是容量上的提升。HBM4 支持 4 层、8 层、12 层和 16 层 DRAM 堆栈。这些芯片密度可达 24Gb 或 32Gb，可提供 64GB（32Gb 16 高）的更高立方体密度。

HBM 对于 AI 功能（特别是大规模训练和推理）、高性能计算以及高端显卡至关重要，它能够极大缓解数据吞吐的瓶颈，让 GPU 等处理器高效运转。

SK 海力士此次预测，将该产品引入客户系统后，AI 服务性能最高可提升 69%。这能让 AI 训练和推理更快、更高效。

SK 海力士在 HBM4 的开发过程中采用了自研的 MR-MUF 封装技术和第五代 10 纳米级（1b）DRAM 工艺，MR-MUF 工艺指在堆叠半导体芯片后，通过向芯片间隙注入液态保护材料并固化的方式保护层间电路，相较逐层堆叠芯片时铺设薄膜材料的传统方式，该工艺效率更高且散热效果优异。

SK 海力士副总裁、HBM 开发负责人赵柱焕（Kwon Eon-oh）表示，「HBM4 的开发将成为业界新的里程碑」。赵柱焕是 DRAM 领域的专家，于 2022 年将全球首创的下一代工艺 High-K Metal Gate (HKMG) 引入到移动 DRAM、LPDDR 中，提高了速度并降低了功耗消耗。2023 年，他晋升为 SK 海力士高管，承担起完成该公司 HBM 技术路线图的重任。

目前高端 HBM 市场主要由三星、美光、海力士三大巨头主导，头部厂商在 HBM 上的竞争异常激烈。SK 海力士的 HBM 产品市场占有率位列第一，新品迭代上，此次 SK 海力士领先一步，但三星和美光也在积极跟进，两者均已经开发了 HBM4 产品，前者正在筹备样品生产，计划在 2025 年第四季度开始初期生产，目标是搭载于英伟达 2026 年推出的 Rubin AI GPU，正计划恢复建设平泽第五工厂，为下一代 HBM 准备产能，后者已推出 12 层堆叠 36GB HBM4 样品，进入客户验证阶段，计划 2026 年正式量产。

在 HBM 存储器的发展过程中，散热是个大问题。若无法充分控制半导体芯片产生的热量，可能会对产品性能、生命周期和功能产生负面影响。因此，除容量和带宽外，包括散热在内均已成为先进存储器产品开发过程中的关键考虑因素。而控制散热的一大手段就是封装技术。

据悉，三星已经将混合键合技术引入到第六代 HBM 产品，也就是 HBM4，早于竞争对手 SK 海力士。这不仅显著改善了发热问题，而且还明显提升了 I/O 数量。随着堆叠层数的增加，需要缩小芯片之间的间隙，引入混合键合技术可以缩小间隙，满足需要更多垂直堆叠层数的 HBM 产品的生产。

当前，HBM4 的市场需求强劲，被广泛应用于 AI、深度学习和高性能计算等领域。此前，英伟达 CEO 黄仁勋曾要求 SK 海力士提前六个月供应 HBM4 芯片。此外，特斯拉最近也向 SK 海力士和三星电子表达采购 HBM4 的意向，用于正在开发的 AI 数据中心及其自动驾驶汽车。而微软、Meta 向三星电子采购定制 HBM4 芯片。