新闻中心

EEPW首页 > 通信技术 > 设计应用 > 时钟技术的未来发展:向分组网络转型(06-100)

时钟技术的未来发展:向分组网络转型(06-100)

—— 时钟技术的未来发展:向分组网络转型
作者:卓联半导体公司 Peter Meyer, Tyler Bailey时间:2008-04-03来源:电子产品世界

  随着电信网络从电路技术向分组技术逐步转型,网络时钟与同步技术也将相应发展,以支持新的 基础设施。

本文引用地址:http://www.eepw.com.cn/article/81182.htm

  目前,电路交换网络同步已有明确定义的标准,如从 SONET/SDH 降至 PDH T1/E1 等不同速率。广为人知的构建块不仅便于部署,甚至能够实现系统级、电路级和组件级的网络同步。

  不过,随着网络逐步向基于分组的基础设施转型,时钟与同步技术要求也将发生大幅变化。有关标准机构和工作组已经开始着手相应机制的建设工作,以支持分组交换同步技术。可能的发展趋势是,一层实现物理层同步,二层实现以太网交换技术,而三层则实现 路由技术。

  完全采取 技术这一远景最终将得以实现,不过,在很长时间内,我们仍然需要同步技术,以同时支持老式电路交换和新式分组时钟技术的混合型互联。本文将讨论时钟技术和线路卡同步的技术转型问题,以及如何支持电路交换和分组网络的混合型互联。

   时钟卡

  就大多数电路交换 设备而言,时钟卡的主要组件是能够满足 ITU-T、ANSI和 Telcordia 相关时钟和同步标准的数字锁相环 (PLL)。

   时钟卡负责为线路卡提供符合标准的系统时钟。大多数系统都将包括两个时钟卡,以实现冗余并确保整个系统可靠、无间断同步。适用于 T1/E1 设备的最常见时钟标准包括北美 T1/DS1 设备的 Telecordia GR-1244-CORE 和北美以外 E1 设备的 ITU-T G.813 option 1。

  我们以 Telcordia GR-1244-CORE 规范为例来作一说明。采用该规范时,时钟精度由从作为 PRS(主参考时钟)的 Stratum 1 至 CPE(用户端设备)的 Stratum 4 等不同的 Stratum 级决定。CO(中央局端)设备中的系统时钟应为 Stratum 3 或达到 3E质量。

  时钟卡上 TDM PLL 的主要要求是保持、可控参考交换、相位瞬态容限、漂移/抖动传输、漂移/抖动容限以及漂移产生等。由于抖动的产生很大程度上取决于应用,很难将背板上极低的抖动时钟分散到整个系统,因此其通常是在线路卡 PLL 上处理的。

  就传统的电路交换时钟卡而言,TDM PLL 可从多种时钟输入中选择。首先,TDM PLL 会通过板上 LIU(线路接口单元)来选择一个 BITS/SSU 恢复同步源,该同步源在外部时钟模式中可提供 1.544 MHz 或 2.048 MHz 的参考时钟以供使用。然后,TDM PLL 会从背板上选择一个 8 kHz 参考时钟,该参考时钟作为系统中线路卡恢复时钟,用于线路时钟模式。

  在冗余系统中,我们也可要求一个时钟卡从另一个时钟卡中选择背板系统时钟。在这种类型的冗余架构中,一个时钟卡指定为主卡,另一个作为从卡。主时钟卡(或活动时钟卡)选择一个网络参数(采用线路时钟或外部时钟模式)。从时钟卡(冗余时钟卡)选择主系统时钟并密切跟踪时钟,从而确保冗余系统时钟的频率和相位对准与主卡相对应。一旦主时钟卡出现故障,从时钟卡可代替主时钟卡继续工作。在背板规范要求系统时钟间严格实行相位对准的系统(如 ATCA 和 H.110)中,上述这种做法是相当常见的。


上一页 1 2 3 4 5 6 下一页

关键词: 卓联 IP IEEE 1588 NTP TDM

评论

技术专区

关闭